模擬電子技術(shù)基礎(chǔ) 第4版 習(xí)題及答案 第11章集成邏輯門(mén)電路答案

第11章集成邏輯門(mén)電路答案在圖11.1(a)、(b)兩個(gè)電路中，試計(jì)算當(dāng)輸入端為以下3種狀態(tài)時(shí)，輸出電壓并指出三極管T工作在何種狀態(tài)(飽和、截止、放大)。設(shè)T導(dǎo)通時(shí)。（1）；（2）；（3）輸人端懸空。圖11.1解：對(duì)于圖（a）電路：（1）時(shí)，假設(shè)T截止，則uB<0V，uBE<0<0.7V，假設(shè)成立。因此T工作在截止?fàn)顟B(tài)，uO=VCC=12V。（2）時(shí)，假設(shè)T截止，則所以假設(shè)不成立，T的發(fā)射結(jié)應(yīng)導(dǎo)通，設(shè)T處于放大狀態(tài)，則而∵∴T不處于放大狀態(tài)，而處于飽和狀態(tài)。取uO=0.5V。（3）輸人端懸空時(shí)，由于發(fā)射結(jié)反偏而截止，所以T處于截止?fàn)顟B(tài)。uO=VCC=12V。對(duì)于圖（b）電路：（1）時(shí)，假設(shè)T截止，則假設(shè)成立。因此T工作在截止?fàn)顟B(tài)，uO=VCC=5V。（2）時(shí)，假設(shè)T截止，則所以假設(shè)不成立，T的發(fā)射結(jié)應(yīng)導(dǎo)通，設(shè)T處于放大狀態(tài)，則而∵∴T不處于放大狀態(tài)，而處于飽和狀態(tài)。取uO=0.5V。（3）輸人端懸空時(shí)，假設(shè)T截止，則所以假設(shè)不成立，T的發(fā)射結(jié)應(yīng)導(dǎo)通，設(shè)T處于放大狀態(tài)，則而∵∴T不處于放大狀態(tài)，而處于飽和狀態(tài)。取uO=0.5V。試說(shuō)明在下列情況下，圖11.2(a)、(b)的電壓表和電流表指示值各為多少?設(shè)該與非門(mén)IIH=30μA，IIS=1mA。（1）A懸空；（2）A接3.4V；（3）A接地。圖11.2解：（1）A懸空：（a）圖的電壓表和電流表指示值各為1.4V，0mA；（b）圖的A端電流表和B端電流表指示值各為0mA，1mA。（2）A接3.4V：（a）圖的電壓表和電流表指示值各為1.4V，30μA；（b）圖的A端電流表和B端電流表指示值各為30μA，1mA。（3）A接地：（a）圖的電壓表和電流表指示值各為0V，1mA；（b）圖的A端電流表和B端電流表指示值各為0.5mA，0.5mA。試分析圖11.3(a)、(b)電路的邏輯功能，列出真值表，寫(xiě)出Pl、P2、P3的邏輯表達(dá)式。圖11.3解：設(shè)輸入、輸出高電平用“1”表示，輸入、輸出低電平用“0”表示，則對(duì)（a）（b）圖列出真值表如下表(a)、(b)所示。表（a）表（b）ABP1P20010010110011101ABP3001011101110所以：，，寫(xiě)出圖11.4各電路的輸出表達(dá)式。已知門(mén)電路為T(mén)TL門(mén)電路。圖11.4解：；或如圖11.5(a)所示電路，已知輸入信號(hào)的波形如圖11.5(b)所示，請(qǐng)畫(huà)出輸出信號(hào)P和P′的電壓波形并寫(xiě)出P的邏輯表達(dá)式。圖11.5解：邏輯表達(dá)式為或波形圖如下圖所示。ABD1.4VP′PCABD1.4VP′PC如圖11.6所示電路，試問(wèn)各電壓表的指示值為多少？已知門(mén)電路為T(mén)TL門(mén)電路。32113211圖11.6解：V1表的指示值為：3.4V；V2表的指示值為：0V；V3表的指示值為：3.4V；寫(xiě)出圖11.7各電路的輸出是什么狀態(tài)(高電平、低電平或高阻態(tài))。已知這些門(mén)電路都是TTL電路。圖11.7解：（a）低電平；（b）低電平；（c）低電平；（d）高阻態(tài)；（e）低電平；（f）低電平若圖11.7中(b)、(d)、(e)、(f)的門(mén)電路是CMOS電路，那么這些電路的輸出又是什么狀態(tài)(高電平、低電平或高阻態(tài))?解：（b）高電平；（d）高阻態(tài)；（e）高電平；（f）低電平試說(shuō)明下列各種門(mén)電路中哪些輸出端可以并聯(lián)使用？(1)推拉式輸出級(jí)的TTL門(mén)電路；(2)TTL電路的OC門(mén)；(3)TT:L電路的TS門(mén)；(4)普通CMOS門(mén)；(5)漏極開(kāi)路的CMOS門(mén)；(6)CMOS電路的TS門(mén)。解：可以并聯(lián)使用的門(mén)電路：（2）（3）（5）（6）。試指出如圖11.10所示TTL門(mén)電路中空閑輸入端X1、X2和X3應(yīng)如何處理？圖11.10解：X1接“1”或VCC或變量C；X2和X3中應(yīng)至少有一個(gè)接“0”或地。解：可以。兩輸入與非門(mén)和或非門(mén)將兩個(gè)輸入信號(hào)連接在一起，可當(dāng)作反相器。因A.A=A，A+A=A；異或門(mén)將另外輸入信號(hào)接高電平，即B=1，解：2個(gè)OC門(mén)，3個(gè)TTL負(fù)載門(mén)，6個(gè)輸入端。(1)UOH=UCC-IRU.RU=UCC-(2*100uA+6*20uA)RU>UOHmin=3.2VRU<(UCC-3.2)/320uA=5.625kΩ(2)UOL=UCC-IRU.RU=UCC-(8mA-3*0.4mA)RU<UOLmax=0.4VRU>(UCC-0.4)/6.8mA=676Ω解：2個(gè)OC門(mén)，3個(gè)TTL負(fù)載門(mén)，6個(gè)輸入端。(1)UOL=UCC-IRU.RU=UCC-(8mA-3*0.4mA)RU<UOLmax=0.4VRU>(UCC-0.4)/6.8mA=676Ω(2)UOH=UCC-IRU.RU=UCC-(2*100uA-6*20uA)RU>UOHmin=3.2VRU<(UCC-3.2)/80uA=22.5kΩ寫(xiě)出圖11.14所示ECL電路輸出F1、F2和F3的表達(dá)式。解：ECL電路的輸出端可以直接并聯(lián)，實(shí)現(xiàn)“線或”功能，故：解：1個(gè)OC門(mén)，2個(gè)TTL負(fù)載門(mén)，4個(gè)輸入端。(1)UOL=UDD-IRU.RU=UCC-(8mA-2*0.001mA)RU<UOLmax=0.3VRU>(UDD-0.3)/8mA=587.5Ω(2)UOH=UDD-IRU.RU=UDD-(50uA-4*1uA)RU>UOHmin=4VRU<(UDD-4)/46uA=21.73kΩ寫(xiě)出圖11.16所示電路的邏輯表達(dá)式。圖11.16解：如圖11.17所示，已知TTL門(mén)各端輸入信號(hào)，試在下面兩種情況下畫(huà)出輸出端P1、P2、P3波形。(1)不考慮各門(mén)tpd；(2)考慮各門(mén)tpd。圖11.17解：(1)不考