數(shù)字系統(tǒng)設(shè)計(jì) -控制器提高部分

1ZDMC–Lec.#17控制器22ZDMC–Lec.#17算法流程圖ASM圖中采用的符號和規(guī)則ASM圖：algorithmicstatemachinechart狀態(tài)框

thestatebox數(shù)字系統(tǒng)控制序列中的狀態(tài)用狀態(tài)框表示，狀態(tài)框的形狀是一個(gè)矩形，框內(nèi)標(biāo)出在此狀態(tài)下實(shí)現(xiàn)的寄存器傳輸操作或輸出輸出，狀態(tài)的名稱置于狀態(tài)框的左上角，分配給狀態(tài)的二進(jìn)制代碼置于狀態(tài)框的右上角.復(fù)習(xí)3ZDMC–Lec.#17ASMchart判斷框(thedecisionbox)菱形框內(nèi)填寫條件變量的判斷條件，經(jīng)判斷框后狀態(tài)轉(zhuǎn)移出現(xiàn)兩個(gè)或多個(gè)分支，如圖中(a)所示。若條件是真，選定一個(gè)分支，若條件是假，選定另一個(gè)分支。圖(b)是由兩個(gè)判斷框構(gòu)成ASM圖的實(shí)例。復(fù)習(xí)4ZDMC–Lec.#17ASM條件框（chartconditionalbox）

條件框(theconditionalbox)的形狀為橢圓形，框內(nèi)填寫數(shù)據(jù)子系統(tǒng)進(jìn)行的條件操作，框外填寫必需的條件輸出，條件框的輸入通道必定來自判斷框的分支，即條件框的操作或輸出必須是在同時(shí)滿足狀態(tài)與條件的情況下才進(jìn)行。如圖(b)所示。當(dāng)系統(tǒng)處于狀態(tài)S1時(shí)，如果條件X1=0，那么CLR被清“0”，否則CLR保持不變，同時(shí)不論X1為何值，系統(tǒng)的下一狀態(tài)都是S2。復(fù)習(xí)5ZDMC–Lec.#17ASM圖的時(shí)間劃分ASM塊描述了一個(gè)時(shí)鐘周期內(nèi)系統(tǒng)的工作情況，它包括數(shù)據(jù)子系統(tǒng)和控制器兩個(gè)方面，即在當(dāng)前狀態(tài)及條件下，數(shù)據(jù)子系統(tǒng)所完成的各種操作以及控制器轉(zhuǎn)換的后續(xù)狀態(tài)。ASM圖是按時(shí)鐘的節(jié)拍描述整個(gè)數(shù)字系統(tǒng)的操作。系統(tǒng)的主時(shí)鐘不僅作用到數(shù)據(jù)子系統(tǒng)的寄存器上，而且也作用到控制器的觸發(fā)器上。復(fù)習(xí)6ZDMC–Lec.#174位移位寄存器的ASM圖中A是一個(gè)四位移位寄存器，同步清零和移位置數(shù)，其中A3為A的最高位，RUN為外部輸入的異步變量，LODA為移位置數(shù)變量，它為條件輸出即LODA=S1·A3·RUN。復(fù)習(xí)7ZDMC–Lec.#174位移位寄存器狀態(tài)轉(zhuǎn)換表狀態(tài)機(jī)現(xiàn)態(tài)條件變量移位寄存器內(nèi)容狀態(tài)機(jī)次態(tài)A3RUNA0A1A2A3S0??0000S1S10?1000S1S10?1100S1S10?1110S1S10?1111S1S1101111S0S0??0000S1…S1111111S2S2??1010S0復(fù)習(xí)8ZDMC–Lec.#17控制單元和數(shù)據(jù)路徑的硬件設(shè)計(jì)ASM圖給出了設(shè)計(jì)數(shù)字系統(tǒng)（控制電路和數(shù)據(jù)路徑）需要的所有信息。控制電路硬件與數(shù)據(jù)路徑的硬件劃分。數(shù)據(jù)路徑包含了與其操作和邏輯所關(guān)聯(lián)的硬件，這些邏輯用于產(chǎn)生提供給控制電路的狀態(tài)信號。數(shù)據(jù)路徑的設(shè)計(jì)要求在ASM圖的狀態(tài)框和條件框中給出，由在數(shù)據(jù)路徑上標(biāo)注操作來確定?？刂茊卧怂袛?shù)據(jù)路徑中操作控制信號邏輯。控制邏輯有判決框和所需狀態(tài)轉(zhuǎn)移決定。9ZDMC–Lec.#17控制邏輯數(shù)字系統(tǒng)的設(shè)計(jì)過程可分成兩個(gè)部分：數(shù)據(jù)路徑中的寄存器傳輸設(shè)計(jì)和控制單元中的控制邏輯設(shè)計(jì)?？刂七壿嬍且粋€(gè)有限狀態(tài)機(jī)，其米里型和摩爾型輸出控制著數(shù)據(jù)路徑中的操作?？刂茊卧妮斎胧峭獠枯斎?，內(nèi)部狀態(tài)信號從數(shù)據(jù)路徑反饋到控制電路?？刂齐娐肥菚r(shí)序電路，可以采用時(shí)序邏輯設(shè)計(jì)步驟進(jìn)行設(shè)計(jì)。我們本章的方法是對時(shí)序電路設(shè)計(jì)方法的補(bǔ)充。設(shè)計(jì)方法采用序列寄存器-計(jì)數(shù)器和譯碼器采用數(shù)據(jù)選擇器來設(shè)計(jì)采用一位熱位設(shè)計(jì)（每個(gè)狀態(tài)一個(gè)觸發(fā)器）10ZDMC–Lec.#17計(jì)數(shù)器型控制器將所要求的控制狀態(tài)按一定原則進(jìn)行編碼分配，就可設(shè)計(jì)出一種狀態(tài)計(jì)數(shù)器型控制器。圖中計(jì)數(shù)器含有n個(gè)觸發(fā)器，觸發(fā)器的狀態(tài)作為狀態(tài)變量以二進(jìn)制編碼的形式賦于ASM流圖中的每一個(gè)狀態(tài)框，而條件輸出框不予賦值。使用寄存器產(chǎn)生控制狀態(tài)，使用譯碼器產(chǎn)生與每個(gè)狀態(tài)對應(yīng)的輸出信號。若使用一位熱位編碼，就不需要使用譯碼器。11ZDMC–Lec.#17計(jì)數(shù)型控制器現(xiàn)態(tài)次態(tài)條件輸出Q2Q1XQ2n+1Q1n+1Z2Z10001011001110101?000010?000011?0000該表為簡化狀態(tài)轉(zhuǎn)換表，因?yàn)?0和11狀態(tài)與輸入X無關(guān)，所以對應(yīng)于該兩行輸入值可作為任意項(xiàng)?處理。設(shè)0l的次態(tài)為00，以保證一旦出現(xiàn)0l狀態(tài)后（電路自啟動(dòng)），經(jīng)過一個(gè)時(shí)鐘周期可以自動(dòng)回到有用狀態(tài)循環(huán)。觸發(fā)器的驅(qū)動(dòng)方程：

輸出方程：

12ZDMC–Lec.#17采用數(shù)據(jù)選擇器來設(shè)計(jì)控制器三級電路結(jié)構(gòu)：決定寄存器次態(tài)的數(shù)據(jù)選擇器組成保存現(xiàn)態(tài)的寄存器譯碼器，產(chǎn)生每個(gè)控制狀態(tài)對應(yīng)的輸出設(shè)計(jì)一個(gè)多路選擇器型控制器，完成左圖的控制算法。根據(jù)算法流程圖，得到狀態(tài)轉(zhuǎn)移表PS(現(xiàn)態(tài))NS(次態(tài))轉(zhuǎn)換條件編碼狀態(tài)名狀態(tài)名BA0(00)PR10Q11X2(10)RP0003(11)QP0001(01)-P00013ZDMC–Lec.#17采用數(shù)據(jù)選擇器來設(shè)計(jì)控制器PS(現(xiàn)態(tài))NS(次態(tài))轉(zhuǎn)換條件編碼狀態(tài)名狀態(tài)名BA0(00)PR10Q11X2(10)RP0003(11)QP0001(01)-P0001）設(shè)電路選用兩個(gè)D型觸發(fā)器FA和FB，相應(yīng)地需要兩個(gè)4位數(shù)據(jù)選擇器。2）多路選擇器的輸出就是觸發(fā)器的輸入，也就是觸發(fā)器的次態(tài)激勵(lì)函數(shù)。3）多路選擇器的控制端分別與觸發(fā)器的Q輸出端相連。4）根據(jù)狀態(tài)轉(zhuǎn)移表，將次態(tài)變量中真值為1的各項(xiàng)按轉(zhuǎn)換條件寫出。14ZDMC–Lec.#17采用數(shù)據(jù)選擇器來設(shè)計(jì)控制器ASM圖電路圖Z1Z215ZDMC–Lec.#17定序型控制器一位熱位（One-hot）設(shè)計(jì)，產(chǎn)生的電路每一個(gè)狀態(tài)需要一個(gè)觸發(fā)器。每次只有一個(gè)觸發(fā)器為1，其余觸發(fā)器都為0。觸發(fā)器的數(shù)目代表了狀態(tài)數(shù)，并依賴一組最新的代碼實(shí)現(xiàn)狀態(tài)轉(zhuǎn)換。使用一位熱位的方法會在時(shí)序電路中增加很多觸發(fā)器。但是一位熱位設(shè)計(jì)方法的優(yōu)點(diǎn)是設(shè)計(jì)簡單,不需要譯碼器。16ZDMC–Lec.#17定序型控制器例子有一個(gè)數(shù)字比較系統(tǒng)，它能連續(xù)對兩個(gè)二進(jìn)制數(shù)據(jù)進(jìn)行比較，操作過程如下：先將兩個(gè)數(shù)存入寄存器RA和RB，然后進(jìn)行比較，最后將大數(shù)移入寄存器RA中。其方框圖和ASM流程圖見圖8.26所示。其中X為輸入信號，LDRA，LDRB為打入控制信號，CAP是三態(tài)門使能控制信號，A>B是比較器輸出信號。請?jiān)O(shè)計(jì)定序型控制器。假設(shè)狀態(tài)變化發(fā)生在時(shí)序T1，打入寄存器操作發(fā)生在時(shí)序T2，狀態(tài)周期T=T1+T2。17ZDMC–Lec.#17定序型控制器例子定序型控制器采用“one-hot法”進(jìn)行設(shè)計(jì)，即一個(gè)狀態(tài)使用一個(gè)D觸發(fā)器。對ASM流程圖進(jìn)行編碼(寫于右上角）。狀態(tài)轉(zhuǎn)移表

18ZDMC–Lec.#17定序型控制器例子19ZDMC–Lec.#17定序型控制器例子20ZDMC–Lec.#17控制和數(shù)據(jù)通道的交互Algorithmicstatemachineanddatapath(ASMD)chartsweredevelopedtoclarifytheinformationdisplayedbyASMchartsandtoprovideaneffectivetoolfordesigningacontrolunitforagivendatapathunit.AnASMDchartassociateregisteroperationswithstatetransitionsratherthanwithstates.Inpractice,designersusetheASMDcharttowriteVerilogmodelsofthecontrollersandthedatapathandthensynthesizeacircuitdirectlyfromtheVerilogdescription.控制單元數(shù)據(jù)路徑輸出數(shù)據(jù)輸入數(shù)據(jù)輸入信號（外部）控制信號狀態(tài)信號21ZDMC–Lec.#17測驗(yàn)講解如何計(jì)量寄存器中1的個(gè)數(shù)，畫出數(shù)字系統(tǒng)電路框圖，ASM圖。設(shè)計(jì)的數(shù)字系統(tǒng)包括兩個(gè)寄存器R1和R2，以及一個(gè)觸發(fā)器E。系統(tǒng)對1的個(gè)數(shù)進(jìn)行計(jì)量，將計(jì)數(shù)值預(yù)置到寄存器R1，設(shè)置寄存器R2等于這個(gè)數(shù)值?？刂破鞯耐獠枯斎胄盘朣tart啟動(dòng)狀態(tài)機(jī)的操作，Ready為狀態(tài)機(jī)的狀態(tài)指示?？刂破鞑捎卯惒綇?fù)位，時(shí)鐘正邊沿觸發(fā)?？刂破鬟€接收兩個(gè)從數(shù)據(jù)路徑來的狀態(tài)輸入E和Zero。這些信號表明最高有效位的寄存器數(shù)據(jù)是0。E是