數(shù)字電子技術(shù)（第3版）-課件 第五章1

數(shù)字電子技術(shù)中北大學(xué)

DigitalElectronicsTechnology第5章時(shí)序邏輯電路

一概述二時(shí)序邏輯電路的分析方法三同步時(shí)序邏輯電路的設(shè)計(jì)四寄存器和移位寄存器五計(jì)數(shù)器六中規(guī)模時(shí)序邏輯電路的應(yīng)用七本章小結(jié)5.1

概述二、電路結(jié)構(gòu)及特點(diǎn)：

時(shí)序邏輯電路在任何時(shí)刻的輸出不僅取決于該時(shí)刻的輸入，而且還取決于電路的原來狀態(tài)。一、時(shí)序邏輯電路定義

Q1

Qk1000Z1ZjY1YraibiΣQCPD存儲電路組合電路X1Xi

時(shí)序邏輯電路是由組合邏輯電路和存儲電路兩部分組成，其中存儲電路必不可少。

存儲電路的輸出狀態(tài)必須反饋到輸入端和輸入信號共同確定時(shí)序電路的輸出。門電路與觸發(fā)器是組成時(shí)序邏輯電路的最小單元。第5章時(shí)序邏輯電路

三、時(shí)序邏輯電路分類同步時(shí)序電路：各觸發(fā)器狀態(tài)的變化都在同一時(shí)鐘信號作用下同時(shí)發(fā)生。

異步時(shí)序電路：各觸發(fā)器狀態(tài)的變化不是同步發(fā)生的，可能有一部分電路有公共的時(shí)鐘信號，也可能完全沒有公共的時(shí)鐘信號。（1）按各觸發(fā)器接受時(shí)鐘信號的不同分類：Z=1JKQQJKQQ&CPF1F0XZ&CPDQQF1DQQF0第5章時(shí)序邏輯電路

（2）按輸出信號的特點(diǎn)分類：米利（Mealy）型時(shí)序電路：輸出信號的狀態(tài)不僅取決于存儲電路的狀態(tài)，而且還取決于輸入變量。

摩爾（Moore）型時(shí)序電路：輸出信號的狀態(tài)僅取決于存儲電路的狀態(tài)。五、時(shí)序邏輯電路功能的描述:邏輯方程式、狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、時(shí)序圖六、典型電路寄存器、移位寄存器、計(jì)數(shù)器等。第5章時(shí)序邏輯電路

主要要求：

掌握同步時(shí)序邏輯電路的分析方法。（1）寫出三組方程：

時(shí)鐘方程、驅(qū)動方程、輸出方程；（2）求狀態(tài)方程；（3）列狀態(tài)轉(zhuǎn)換真值表；（4）邏輯功能描述；（5）畫出狀態(tài)轉(zhuǎn)換圖、時(shí)序波形圖。5.2

時(shí)序邏輯電路的分析方法

第5章時(shí)序邏輯電路

7C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2Q2YCPRD1[同步時(shí)序邏輯電路分析舉例]試分析圖示電路的邏輯功能，并畫出狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。解：這是時(shí)鐘

CP下降沿觸發(fā)的同步時(shí)序電路，CPC1C1C1分析時(shí)不必考慮時(shí)鐘信號。RDRRR

電路工作前加負(fù)脈沖清零；工作時(shí)應(yīng)置RD=1。分析如下：

第5章時(shí)序邏輯電路

C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2Q2YCPRD1Q2nY=Q2nQ0n1J1KQ0n&&Q2n1JQ1n1K&Q0nJ2

=Q1nQ0n，J0

=K0=1J1

=K1=Q2n

Q0nK2=Q0n1J1K11.寫方程式(1)

輸出方程(2)

驅(qū)動方程Q0n代入

J2

=

Q1nQ0n

，K2=Q0nQ0n+1

=J0Q0n+K0Q0n=

1

Q0n+1

Q0n=Q0nQ1n+1

=J1Q1n+K1Q1n=

Q2nQ0nQ2n+1

=J2Q2n+K2Q2n=

Q1nQ0nQ2n+Q0n

Q2nJ0K0J1K1(3)

狀態(tài)方程代入

J0

=K0=1代入

J1

=K1=Q2nQ0nJ2K2第5章時(shí)序邏輯電路

2.列狀態(tài)轉(zhuǎn)換真值表設(shè)電路初始狀態(tài)為Q2Q1Q0=000，則0001000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)將現(xiàn)態(tài)代入狀態(tài)方程求次態(tài)：

Q0n+1

=Q0n=0=1

Q1n+1

=Q2nQ0nQ1n=0·00=

0

Q2n+1

=Q1nQ0nQ2n+

Q0nQ2n=0·0·0+0·0=

0將現(xiàn)態(tài)代入輸出方程求YY=Q2nQ0n=0·0=0第5章時(shí)序邏輯電路

設(shè)電路初始狀態(tài)為Q2Q1Q0=000，則將新狀態(tài)作現(xiàn)態(tài)，再計(jì)算下一個(gè)次態(tài)。YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)0001000

Q0n+1

=Q0n=1=0

Q1n+1

=Q2nQ0nQ1n=0·10=

1

Q2n+1

=Q1nQ0nQ2n+

Q0nQ2n=0·1·0+1·0=

01000010

Y=Q2nQ0n=0·1=0第5章時(shí)序邏輯電路

可見：電路在輸入第6個(gè)脈沖CP

時(shí)返回原來狀態(tài)，同時(shí)在Y端輸出一個(gè)進(jìn)位脈沖下降沿。以后再輸入脈沖，將重復(fù)上述過程。依次類推設(shè)電路初始狀態(tài)為Q2Q1Q0=000，則YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)000100010000101000101010100100011100110010一直計(jì)算到狀態(tài)進(jìn)入循環(huán)為止第5章時(shí)序邏輯電路

圓圈內(nèi)表示Q2Q1Q0的狀態(tài)；箭頭表示電路狀態(tài)轉(zhuǎn)換的方向；箭頭上方的“

x/y

”中，x

表示轉(zhuǎn)換所需的輸入變量取值，y

表示現(xiàn)態(tài)下的輸出值。本例中沒有輸入變量，故x

處空白。3.畫狀態(tài)轉(zhuǎn)換圖和時(shí)序圖000001010YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)00010001000010100010101010010001110011001000001000Q2Q1Q0x/y/0/0011100101/0/0/0/1第5章時(shí)序邏輯電路

000001010011100101Q2Q1Q0x/y/0/0/0/0/0/1CP123456必須畫出一個(gè)計(jì)數(shù)周期的波形。100Q0Q1Q2000010Y110000000第5章時(shí)序邏輯電路

4.邏輯功能說明該電路能對CP脈沖進(jìn)行六進(jìn)制計(jì)數(shù)，并在Y端輸出脈沖下降沿作為進(jìn)位輸出信號。故為能自啟動的同步六進(jìn)制加法計(jì)數(shù)器。第5章時(shí)序邏輯電路

二、異步時(shí)序邏輯電路的分析方法異步與同步時(shí)序電路的根本區(qū)別在于前者不受同一時(shí)鐘控制，而后者受同一時(shí)鐘控制。因此，分析異步時(shí)序電路時(shí)需寫出時(shí)鐘方程，并特別注意各觸發(fā)器的時(shí)鐘條件何時(shí)滿足。第5章時(shí)序邏輯電路

分析舉例[異步時(shí)序邏輯電路分析舉例]試分析圖示電路的邏輯功能，并畫出狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。這是異步時(shí)序邏輯電路。分析如下：解：C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2YCP1RDCPC1C1C1RDRRR

FF1

受Q0

下降沿觸發(fā)

FF0

和FF2

受CP

下降沿觸發(fā)第5章時(shí)序邏輯電路

1.寫方程式(1)

時(shí)鐘方程(3)

驅(qū)動方程(2)

輸出方程(4)

狀態(tài)方程C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2YCP1RDQ2YCP1

=Q0FF1

由Q0

下降沿觸發(fā)CP0

=CP2=CPFF0

和FF2由CP

下降沿觸發(fā)Y=Q2n11J1K11J1KJ0

=Q2n

，K0=1J2

=Q1n

Q0n，K2=1J1

=K1=1Q2n11K1J&Q1nQ0n第5章時(shí)序邏輯電路

1.寫方程式(1)時(shí)鐘方程(3)

驅(qū)動方程(2)

輸出方程(4)

狀態(tài)方程CP1

=Q0FF1

由Q0

下降沿觸發(fā)CP0

=CP2=CPFF0

和FF2由CP

下降沿觸發(fā)Y=Q2nJ0

=Q2n

，K0=1J2

=Q1n

Q0n，K2=1J1

=K1=1Q0n+1

=

J0Q0n+K0

Q0nQ1n+1

=

J1

Q1n+K1

Q1nQ2n+1

=

J2

Q2n+K2

Q2n代入

J1

=K1=1代入

J2

=Q1nQ0n

K2=1=

Q2n

Q0n+1

Q0n=Q2nQ0n

=

1

Q1n+1

Q1n=Q1n

=

Q1nQ0nQ2n+1

Q2n=Q1nQ0n

Q2n代入

J0

=Q2n

，K0=1Q0n+1

=Q2nQ0nCP下降沿有效Q1n+1

=Q1n

Q0下降沿有效Q2n+1

=Q1nQ0n

Q2nCP下降沿有效第5章時(shí)序邏輯電路

2.列狀態(tài)轉(zhuǎn)換真值表設(shè)初始狀態(tài)為Q2Q1Q0=0000100000

Q0n+1

=Q2n

·Q0n=0·0=1表示現(xiàn)態(tài)條件下能滿足的時(shí)鐘條件

Y=Q2n

=001

Q2n+1

=Q1nQ0nQ2n=0·0·0=

0YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)CP2CP0CP1時(shí)鐘脈沖CP0=CP，F(xiàn)F0

滿足時(shí)鐘觸發(fā)條件。CP1=Q0

為上升沿，F(xiàn)F1

不滿足時(shí)鐘觸發(fā)條件，其狀態(tài)保持不變。CP2=CP，F(xiàn)F2滿足時(shí)鐘觸發(fā)條件。第5章時(shí)序邏輯電路

2.列狀態(tài)轉(zhuǎn)換真值表設(shè)初始狀態(tài)為Q2Q1Q0=0000100000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)CP2CP0CP1時(shí)鐘脈沖001010010

Q0n+1

=Q2n

·Q0n=0·1=0

Q1n+1

=Q1n=

0=1將新狀態(tài)“001”作為現(xiàn)態(tài)，再計(jì)算下一個(gè)次態(tài)。

CP1=Q0

為下降沿，F(xiàn)F1

滿足時(shí)鐘觸發(fā)條件。

Q2n+1

=Q1nQ0nQ2n=0·1·0=

0

Y=Q2n

=0第5章時(shí)序邏輯電路

2.列狀態(tài)轉(zhuǎn)換真值表設(shè)初始狀態(tài)為Q2Q1Q0=0000100000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)CP2CP0CP1時(shí)鐘脈沖依次類推0010100一直計(jì)算到電路狀態(tài)進(jìn)入循環(huán)為止。100000100011100110010第5章時(shí)序邏輯電路

3.分析電路自啟動功能將無效狀態(tài)101、110、111代入到觸發(fā)器的狀態(tài)方程中，得到次態(tài)分別為010、010、000。4.畫狀態(tài)轉(zhuǎn)換圖000001010011100110101111第5章時(shí)序邏輯電路

必須畫出一個(gè)計(jì)數(shù)周期的波形。110010100Q0Q1Q2000000CP12345Y000可見，當(dāng)計(jì)數(shù)至第

5個(gè)計(jì)數(shù)脈沖CP

時(shí)，

電路狀態(tài)進(jìn)入循環(huán)，Y

輸出進(jìn)位脈沖下降沿。5.畫時(shí)序圖6.邏輯功能說明電路構(gòu)成能自啟動的異步五進(jìn)制加法計(jì)數(shù)器，并由Y

輸出進(jìn)位脈沖信號的下降沿。第5章時(shí)序邏輯電路

主要要求：

掌握同步時(shí)序邏輯電路的設(shè)計(jì)方法。5.5時(shí)序邏輯電路的設(shè)計(jì)第5章時(shí)序邏輯電路

一、時(shí)序邏輯電路的設(shè)計(jì)方法（1）經(jīng)典的設(shè)計(jì)方法采用觸發(fā)器和門電路，通過一般設(shè)計(jì)步驟得到符合要求的邏輯電路。這種方法也稱為小規(guī)模設(shè)計(jì)方法（SSI）。（2）采用標(biāo)準(zhǔn)中、大規(guī)模集成組件進(jìn)行邏輯設(shè)計(jì)設(shè)計(jì)方法和步驟與經(jīng)典的設(shè)計(jì)方法不同。這種方法也稱為中規(guī)模設(shè)計(jì)方法（MSI）。（3）采用現(xiàn)場可編程邏輯器件FPGA和復(fù)雜可編程邏輯器件CPLD進(jìn)行設(shè)計(jì)這部分內(nèi)容在第8章中介紹。

第5章時(shí)序邏輯電路

二、同步時(shí)序邏輯電路的設(shè)計(jì)方法1.

根據(jù)設(shè)計(jì)要求，設(shè)定狀態(tài)，畫出狀態(tài)轉(zhuǎn)換圖2.

狀態(tài)化簡：合并等價(jià)狀態(tài)3.

狀態(tài)分配，列出狀態(tài)轉(zhuǎn)換編碼表：N≤2n4.

選擇觸發(fā)器的類型，求出狀態(tài)方程、驅(qū)動方程、

輸出方程5.

根據(jù)驅(qū)動方程和輸出方程畫邏輯圖6.

檢查電路有無自啟動能力第5章時(shí)序邏輯電路

三、同步時(shí)序邏輯電路設(shè)計(jì)舉例即在輸入脈沖作用下，周期性地依次輸出數(shù)碼“1、0、1、0、0”。解：設(shè)計(jì)步驟由于上述5個(gè)狀態(tài)中無重復(fù)狀態(tài)，因此不需要進(jìn)行狀態(tài)化簡。S0S1S2/1/0S3S4/1/0/0(1)

根據(jù)設(shè)計(jì)要求設(shè)定狀態(tài)，畫狀態(tài)轉(zhuǎn)換圖。由于串行輸出脈沖序列為10100，故電路應(yīng)有5種工作狀態(tài)，將它們分別用S0、S1

、

、S4

表示；將串行輸出信號用Y表示，則可列出下圖所示的狀態(tài)轉(zhuǎn)換圖。[例1]

設(shè)計(jì)一個(gè)脈沖序列為10100的序列脈沖發(fā)生器。第5章時(shí)序邏輯電路

(2)

狀態(tài)分配，列出狀態(tài)轉(zhuǎn)換編碼表。將電路狀態(tài)用二進(jìn)制碼進(jìn)行編碼，通常采用自然二進(jìn)制碼。采用的碼位數(shù)n

與電路狀態(tài)數(shù)N

之間應(yīng)滿足2n≥N>2n-1由于電路有5個(gè)狀態(tài)，因此宜采用三位二進(jìn)制代碼?，F(xiàn)采用自然二進(jìn)制碼進(jìn)行如下編碼：S0=000，S1=001，

，S4=100，由此可列出電路狀態(tài)轉(zhuǎn)換編碼表如下：0000001S40001110S31110010S20010100S11100000S0YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)狀態(tài)轉(zhuǎn)換順序(3)根據(jù)狀態(tài)轉(zhuǎn)換編碼表或編碼后的狀態(tài)轉(zhuǎn)換圖求輸出方程和狀態(tài)方程。第5章時(shí)序邏輯電路

10Q2nQ1nQ0n01000111×

×0

1

00×

0Q2nQ1nQ0n01000111×

×0

0

10×

11010Q2nQ1nQ0n01000111×

×0

0

01×

110Q2nQ1nQ0n01000111×

×0

0

01×

1Q2n+1

卡

諾

圖Q1n+1

卡

諾

圖Q0n+1

卡

諾

圖Y

卡

諾

圖輸出方程為狀態(tài)方程為第5章時(shí)序邏輯電路

nnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQ002021010101122102101211+==+=+==+++(4)選擇觸發(fā)器類型，并求驅(qū)動方程。由于JK

觸發(fā)器的使用比較靈活，由此設(shè)計(jì)中多選用JK

觸發(fā)器。選用JK

觸發(fā)器。其特性方程為Qn+1=JQn+KQn

，將它與狀態(tài)方程進(jìn)行比較，可得驅(qū)動方程(5)

根據(jù)驅(qū)動方程和輸

出方程畫邏輯圖。1,,1,02001012102======KQJQKQJKQQJnnnnnFF01J1KRC1FF11JRC1FF21JC11CPRD1KQ1&R&1K11YQ2Q0Q0

第5章時(shí)序邏輯電路

(6)

檢查電路有無自啟動能力。若電路由于某種原因進(jìn)入了無效狀態(tài)，通過繼續(xù)輸入時(shí)鐘脈沖，能自動進(jìn)入有效狀態(tài)的，稱為能自啟動，否則稱不能自啟動。將3個(gè)無效狀態(tài)101、110、111代入狀態(tài)方程計(jì)算后，獲得的次態(tài)010、010、000均為有效狀態(tài)。例如

Q2nQ1nQ0n=101時(shí)：

Q2n+1=1·0·1=0

Q1n+1=1·0+1·0=1

Q0n+1=1·1=0其余同理因此，該電路能自啟動。第5章時(shí)序邏輯電路

3．有輸入信號的一般時(shí)序邏輯電路的設(shè)計(jì)舉例S0——初始狀態(tài)或沒有收到1時(shí)的狀態(tài)；

[例2]設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測器。該檢測器有一個(gè)輸入端X，它的功能是對輸入信號進(jìn)行檢測。當(dāng)連續(xù)輸入三個(gè)1（以及三個(gè)以上1）時(shí)，該電路輸出Y=1，否則輸出Y=0。例如：輸入X 101100111011110輸入Y 000000001000110解：

（1）根據(jù)設(shè)計(jì)要求，設(shè)定狀態(tài):：S2——連續(xù)收到兩個(gè)1后的狀態(tài)；S1——收到一個(gè)1后的狀態(tài)；S3——連續(xù)收到三個(gè)1（以及三個(gè)以上1）后的狀態(tài)。第5章時(shí)序邏輯電路

（3）狀態(tài)化簡。原始狀態(tài)圖中，凡是在輸入相同時(shí)，輸出相同、要轉(zhuǎn)換到的次態(tài)也相同的狀態(tài)，稱為等價(jià)狀態(tài)。觀察上圖可知，S2和S3是等價(jià)狀態(tài)，所以將S2和S3合并，并用S2表示，得簡化狀態(tài)圖:（2）根據(jù)題意可畫出原始狀態(tài)圖：第5章時(shí)序邏輯電路

（4）狀態(tài)分配。該電路有3個(gè)狀態(tài)，可以用2位二進(jìn)制代碼組合（00、01、10、11）中的三個(gè)代碼表示。本例取S0=00、S1=01、S2=11。（5）選擇觸發(fā)器。本例選用2個(gè)D觸發(fā)器。第5章時(shí)序邏輯電路

（6）求出狀態(tài)方程、驅(qū)動方程和輸出方程。列出D觸發(fā)器的驅(qū)動表、畫出電路的次態(tài)和輸出卡諾圖。由輸出卡諾圖可得電路的輸出方程：第5章時(shí)序邏輯電路

根據(jù)次態(tài)卡諾圖和D觸發(fā)器的驅(qū)動表可得各觸發(fā)器的驅(qū)動卡諾圖：由各驅(qū)動卡諾圖可得電路的驅(qū)動方程：第5章時(shí)序邏輯電路

（7）畫邏輯圖。

根據(jù)驅(qū)動方程和輸出方程，畫出邏輯圖。（8）檢查能否自啟動。第5章時(shí)序邏輯電路

[例3]

用JK觸發(fā)器設(shè)計(jì)一個(gè)帶進(jìn)位輸出的同步六進(jìn)制加法計(jì)數(shù)器解：設(shè)計(jì)步驟(1)

根據(jù)設(shè)計(jì)要求設(shè)定狀態(tài)，畫狀態(tài)轉(zhuǎn)換圖。第5章時(shí)序邏輯電路

(2)

狀態(tài)分配，列出狀態(tài)轉(zhuǎn)換編碼表。由于電路有6個(gè)狀態(tài)，因此宜采用三位二進(jìn)制代碼?，F(xiàn)采用自然二進(jìn)制碼進(jìn)行如下編碼：S0=000，S1=001，

，S4=100，S5=101，由此可列出電路狀態(tài)轉(zhuǎn)換編碼表如下：計(jì)數(shù)脈沖個(gè)數(shù)

C12345600000101001110010100101001110010100000000112110111?

?

??

?

???第5章時(shí)序邏輯電路

輸出方程為狀態(tài)方程為10Q2nQ1nQ0n01000111×

×1

1

000

0Q2nQ1nQ0n01000111×

×0

0

100

11010Q2nQ1nQ0n01000111×

×1

0

010

110Q2nQ1nQ0n01000111×

×0

0

001

0Q2n+1

卡

諾

圖Q1n+1

卡

諾

圖Q0n+1

卡

諾

圖c

卡

諾

圖第5章時(shí)序邏輯電路

(4)選擇觸發(fā)器類型，并求驅(qū)動方程。由于JK

觸發(fā)器的使用比較靈活，由此設(shè)計(jì)中多選用JK

觸發(fā)器。選用JK

觸發(fā)器。其特性方程為Qn+1=JQn+KQn

，將它與狀態(tài)方程進(jìn)行比較，可得驅(qū)動方程(5)

根據(jù)驅(qū)動方程和輸

出方程畫邏輯圖。第5章時(shí)序邏輯電路

(6)

檢查電路有無自啟動能力。若電路由于某種原因進(jìn)入了無效狀態(tài)，通過繼續(xù)輸入時(shí)鐘脈沖，能自動進(jìn)入有效狀態(tài)的，稱為能自啟動，否則稱不能自啟動。將2個(gè)無效狀態(tài)110、111代入狀態(tài)方程計(jì)算后，獲得的次態(tài)111、000均為有效狀態(tài)。因此，該電路能自啟動。第5章時(shí)序邏輯電路

主要要求：

理解寄存器和移位寄存器的作用和工作原理。了解集成移位寄存器的應(yīng)用。5.3

寄存器和移位寄存器

第5章時(shí)序邏輯電路

一、寄存器

寄存器是計(jì)算機(jī)或其他數(shù)字系統(tǒng)的主要部件之一，它用來暫時(shí)存放數(shù)據(jù)或代碼的邏輯部件。寄存器的構(gòu)成觸發(fā)器門構(gòu)成的控制電路寄存數(shù)保證信號的接收和清除

一個(gè)觸發(fā)器可以存儲1位二進(jìn)制代碼，存放n位二進(jìn)制代碼的寄存器，需用n個(gè)觸發(fā)器來構(gòu)成。第5章時(shí)序邏輯電路

下面請看置數(shù)演示二、基本寄存器Register，用于存放二進(jìn)制數(shù)碼。4位寄存器Q0

Q1

Q2Q3

Q0

Q1

Q2

Q3FF0FF1FF2FF3D0CPC1C1C11D1D1D

R

R

R

R

D1

D2

D3C11DCR1D1D1D1D由D觸發(fā)器構(gòu)成，因此能鎖存輸入數(shù)據(jù)。D0D1

D2D3RRRR1CR

CR為異步清零端，當(dāng)CR=0時(shí)，各觸發(fā)器均被置0。寄存器工作時(shí)，CR應(yīng)為高電平。

D0~D3稱為并行數(shù)據(jù)輸入端，當(dāng)時(shí)鐘CP上升沿到達(dá)時(shí)，D0~D3

被并行置入到4個(gè)觸發(fā)器中，使Q3Q2Q1Q0=D3D2D1D0。D0D1

D2D3D0D1

D2D3D0D1

D2D3在CR=1且CP上升沿未到達(dá)時(shí)，各觸發(fā)器的狀態(tài)不變，即寄存的數(shù)碼保持不變。Q0

Q1Q2

Q3

Q0~Q3是同時(shí)輸出的，這種輸出方式稱并行輸出。第5章時(shí)序邏輯電路

三、移位寄存器在控制信號作用下，可實(shí)現(xiàn)右移也可實(shí)現(xiàn)左移。雙向移位寄存器單向移位寄存器左移寄存器右移寄存器每輸入一個(gè)移位脈沖，移位寄存器中的數(shù)碼依次向右移動1位。每輸入一個(gè)移位脈沖，移位寄存器中的數(shù)碼依次向左移動1位。Shiftregister用于存放數(shù)碼和使數(shù)碼根據(jù)需要向左或向右移位。第5章時(shí)序邏輯電路

右移輸入D0D1D3DID2右移輸出Q11D1D1D1DQ3Q0Q2C1C1C1C1FF1FF0FF2FF3移位脈沖CP右移位寄存器由D

觸發(fā)器構(gòu)成。在CP上升沿作用下，串行輸入數(shù)據(jù)DI逐步被移入

FF0中；同時(shí)，數(shù)據(jù)逐步被右移。D0=DI，D1=Q0，D2=Q1，D3=Q2。DI右移輸入D0Q0右移輸出D1D2D3Q1Q2Q31D1D1D1D（一）單向移位寄存器的結(jié)構(gòu)與工作原理第5章時(shí)序邏輯電路

設(shè)串行輸入數(shù)碼DI=1011，電路初態(tài)為

Q3Q2Q1Q0=0000?？梢?，移位寄存器除了能寄存數(shù)碼外，還能實(shí)現(xiàn)數(shù)據(jù)的串、并行轉(zhuǎn)換。1011140101130010020001110000