數(shù)字電子技術(shù)基礎(chǔ)與實訓(xùn) 課件 9MOS邏輯門電路

MOS邏輯門電路主講：陸學(xué)斌數(shù)字電子技術(shù)各種各樣復(fù)雜的電路結(jié)構(gòu)是如何實現(xiàn)的？6.CMOS或非門7.CMOS異或門8.CMOS三態(tài)門9.CMOS傳輸門10.Multisim實例

目

錄1.

NMOS非門2.NMOS與非門3.NMOS或非門4.CMOS非門5.CMOS與非門

1.NMOS非門（1）當(dāng)輸入為高電平時，T1導(dǎo)通，T2也導(dǎo)通。兩管的導(dǎo)通電阻RDS1<<RDS2，輸出電壓被T1下拉至低電平；（2）當(dāng)輸入為低電平時，T1截止，T2導(dǎo)通。輸出電壓被T2上拉至高電平。2.NMOS與非門（1）輸入全為高電平時，T1和T2都導(dǎo)通，T3也導(dǎo)通，但T1、T2的等效電阻遠(yuǎn)小于T3的等效電阻，輸出電壓被T1和T2下拉至低電平；（2）輸入至少有一個為低電平時T1、T2至少有一個截止，T3導(dǎo)通，輸出電壓被T3上拉至高電平。3.NMOS或非門（1）輸入全為低電平時，T1和T2截止，T3導(dǎo)通，輸出電壓被上拉至高電平；（2）輸入至少有一個為高電平時，T1和T2至少有一個導(dǎo)通，T3導(dǎo)通，但T1和T2的等效電阻遠(yuǎn)小于T3的等效電阻，輸出電壓被T1或（和）T2下拉至低電平。4.CMOS非門（1）輸入為低電平時，TN截止，TP導(dǎo)通，輸出被TP上拉至高電平；（2）輸入為高電平時，TN導(dǎo)通，TP截止，輸出被TN下拉至低電平。4.CMOS非門4.CMOS非門由于CMOS非門電路工作時總有一個管子導(dǎo)通，所以當(dāng)帶電容負(fù)載時，給電容充電和放電都比較快。CMOS非門的平均傳輸延遲時間約為10ns。5.CMOS與非門（1）輸入全為高電平時，TN1和TN2都導(dǎo)通，TP1和TP2都截止，輸出被下拉至低電平；（2）輸入至少有一個為低電平時，TN1和TN2至少有一個截止，TP1和TP2至少有一個導(dǎo)通，輸出被TP1或（和）TP2上拉至高電平。6.CMOS或非門（1）輸入至少有一個為高電平時，TN1和TN2至少有一個導(dǎo)通，TP1和TP2至少有一個截止，輸出被下拉至低電平；（2）輸入全為低電平時，TN1和TN2都截止，TP1和TP2都導(dǎo)通，輸出被上拉至高電平。7.CMOS異或門8.CMOS三態(tài)門（1）當(dāng)EN=0時，TP2和TN2同時導(dǎo)通，正常的非門；（2）當(dāng)EN=1時，TP2和TN2同時截止，對于輸出L來說，連接至VDD和GND的通路全部斷開，輸出為高阻狀態(tài)。9.CMOS傳輸門（1）當(dāng)C接高電平VDD，C?接低電平0V時，若Vi在0V～VDD的范圍變化，TN、TP至少有一個導(dǎo)通，相當(dāng)于一閉合開關(guān)，將輸入傳到輸出，即Vo=Vi。（2）當(dāng)C接低電平0V，C?接高電平VDD，Vi在0V～VDD的范圍變化時，TN和TP都截止，輸出呈高阻狀態(tài)，相當(dāng)于開關(guān)斷開。10.Multisim實例10.Multisim實例10.Multisim實例10.Multisim實例10.Multisim實例10.Multisim實例10.Multisim實例多余輸入端的處理：（1）對于與門、與非門，多余輸入端應(yīng)接高電平。如直接接電源正端，在前級驅(qū)動能力允許時，也可以與有用的輸入端并聯(lián)使用。（2）對于或門、或非門，多余輸入端應(yīng)接低電平，比如直接接地；也可以與有用的輸入端并聯(lián)使用。3．一端消去或加上小圓圈，同時將相應(yīng)變量取反，其邏輯關(guān)系不變。2．任一條線一端上的小