7基本邏輯門(mén)電路_第1頁(yè)
7基本邏輯門(mén)電路_第2頁(yè)
7基本邏輯門(mén)電路_第3頁(yè)
7基本邏輯門(mén)電路_第4頁(yè)
7基本邏輯門(mén)電路_第5頁(yè)
已閱讀5頁(yè)，還剩5頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

基本邏輯門(mén)電路主講：陸學(xué)斌數(shù)字電子技術(shù)各種各樣復(fù)雜的電路結(jié)構(gòu)是如何實(shí)現(xiàn)的？目

錄

1.

二極管與門(mén)

2.

二極管或門(mén)3.三極管非門(mén)4.DTL與非門(mén)1.二極管與門(mén)輸入輸出VA（V）VB（V）VL（V）0V0V5V5V0V5V0V5V0.7V0.7V0.7V5V0101BLA0011輸入0001輸出

與邏輯真值表42.二極管或門(mén)輸入輸出VA（V）VB（V）VL（V）0V0V5V5V0V5V0V5V0V4.3V4.3V4.3V0101BLA0011輸入0111輸出

或邏輯真值表5二極管與門(mén)、或門(mén)6（1）在多個(gè)門(mén)串接使用時(shí)，會(huì)出現(xiàn)低電平偏離標(biāo)準(zhǔn)數(shù)值的情況。（2）輸出電阻比較低、負(fù)載能力差。0.7V1.4V二極管與門(mén)、或門(mén)7解決辦法：將二極管與門(mén)（或門(mén)）電路和三極管非門(mén)電路組合起來(lái)。3.三極管非門(mén)8輸入輸出VA（V）VL（V）0V5V5V0.3VLA01輸入10輸出非邏輯真值表4.DTL與非門(mén)9工作原理：（1）當(dāng)A、B、C全接為高電平5V時(shí)，二極管D1～D3都截止，而D4、D5和三極管T導(dǎo)通，且三極管T為飽和導(dǎo)通，VL=0.3V，即輸出低電平。（2）A、B、C中只要有一個(gè)為低電平0.3V時(shí)，則VP≈1V，從而使D4、

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論