芯片設(shè)計(jì) CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例基于Cadence IC 617 課件 第3章 ADE仿真功能基礎(chǔ)

第3章ADE仿真基礎(chǔ)與范例芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第1頁/共80頁第3章ADE仿真基礎(chǔ)與范例3.1直流仿真

3.2交流仿真3.3瞬態(tài)仿真3.4噪聲仿真3.5Ｓ參數(shù)仿真3.6參數(shù)掃描3.7蒙特卡洛仿真3.8本章小結(jié)第2頁/共80頁芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC6173.1直流仿真直流分析是電路仿真和分析的基礎(chǔ)，用于確定直流工作點(diǎn)或直流傳輸曲線。在直流仿真中，可以進(jìn)行單點(diǎn)仿真，也可以通過指定參數(shù)和掃描范圍生成傳輸曲線，掃描的參數(shù)可以是溫度、器件參數(shù)、網(wǎng)表參數(shù)、電路參數(shù)等。第3頁/共80頁芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC6173.1.1直流仿真基本設(shè)置對(duì)于直流工作點(diǎn)的分析，仿真器計(jì)算每個(gè)節(jié)點(diǎn)電壓、每條支路電流，各PN節(jié)、晶體管的直流參數(shù)等；對(duì)于直流特性掃描，仿真器可以掃描和模擬多個(gè)參數(shù)：掃描電路溫度參數(shù)：根據(jù)電路實(shí)際應(yīng)用場(chǎng)景，設(shè)計(jì)者可以確定電路工作的溫度范圍，并對(duì)相應(yīng)溫度范圍的電路進(jìn)行仿真，得到直流工作點(diǎn)隨溫度變化的情況。掃描設(shè)計(jì)變量：設(shè)計(jì)者在電路設(shè)計(jì)中，為便于電路修改和仿真，有時(shí)會(huì)將一些電路參數(shù)首先設(shè)置為變量，例如：將電路的偏置電壓設(shè)置為變量進(jìn)行參數(shù)掃描，得到在不同偏置電壓下電路的工作狀態(tài)。

第4頁/共80頁芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC6173.1.1直流仿真基本設(shè)置掃描器件參數(shù)：與掃描設(shè)計(jì)變量類似，有時(shí)會(huì)將電路中器件的參數(shù)，例如：晶體管的長(zhǎng)和寬，電阻值、電感值和電容值等設(shè)置為變量進(jìn)行掃描，得到在器件參數(shù)下電路的工作情況。掃描工藝庫模型文件中的參數(shù)：通常在設(shè)計(jì)過程中，工藝庫文件都由晶圓廠提供標(biāo)準(zhǔn)模型，所以一般不使用這項(xiàng)掃描功能。第5頁/共80頁芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC6173.1.1直流仿真基本設(shè)置打開ADE窗口，選擇[Analyses]→[Choose…]，在彈出的對(duì)話框中選中“dc”選項(xiàng)，如圖3.1所示，此時(shí)窗口中選擇對(duì)電路溫度進(jìn)行掃描。為觀察直流仿真結(jié)果，需要選中“SaveDCOperatingPoint”以保存電路的直流工作點(diǎn)信息。如果需要對(duì)參數(shù)進(jìn)行掃描，還需要選中“SweepVariable”中的子選項(xiàng)。第6頁/共80頁芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617圖3.1模擬電路原理圖實(shí)例3.1.2實(shí)例分析本節(jié)以一個(gè)電阻為負(fù)載的共源放大器為例進(jìn)行直流分析，分別進(jìn)行直流工作點(diǎn)和直流特性掃描仿真，介紹直流分析的仿真流程。第7頁/共80頁芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617選擇[File]→[New]→[Library]，彈出“NewLibrary”對(duì)話框，輸入“ADE_example”建立設(shè)計(jì)庫，如圖3.2所示。圖3.2建立設(shè)計(jì)庫芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第8頁/共80頁3.1.2實(shí)例分析點(diǎn)擊[OK]后，在圖3.3所示的“TechnologyFileforNewLibrary”窗口中選擇“Attachtoanexistingtechnologylibrary”選項(xiàng)圖3.3選擇關(guān)聯(lián)的工藝庫文件芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第9頁/共80頁3.1.2實(shí)例分析彈出“AttachDesignLibrarytoTechnologyFile”對(duì)話框，如圖3.4所示，在“TechnologyLibrary”選項(xiàng)的下拉菜單中選擇已經(jīng)存放于CadenceIC啟動(dòng)目錄下的工藝庫“smic18mmrf”，將設(shè)計(jì)庫關(guān)聯(lián)至SMIC18工藝庫文件圖3.4將設(shè)計(jì)庫關(guān)聯(lián)至SMIC18工藝庫文件芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第10頁/共80頁3.1.2實(shí)例分析將設(shè)計(jì)庫關(guān)聯(lián)至SMIC18工藝庫文件，點(diǎn)擊“OK”后即可在LibraryManager左側(cè)欄里看到新建的“ADE_example”庫。圖3.5建立共源放大器電路芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第11頁/共80頁3.1.2實(shí)例分析如圖3.6所示，完成共源放大器電路的建立。圖3.6共源放大器電路原理圖芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第12頁/共80頁3.1.2實(shí)例分析直流工作點(diǎn)仿真（1）添加激勵(lì)。在上方的工具欄中點(diǎn)擊[CheckandSave]對(duì)電路進(jìn)行檢查和保存，再選擇[Launch]→[ADEL]，彈出ADEL對(duì)話框，在工具欄中選擇[Setup]→[Stimuli]。并如圖3.7所示設(shè)置直流仿真激勵(lì)。圖3.7直流仿真激勵(lì)設(shè)置芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第13頁/共80頁直流工作點(diǎn)仿真（2）在工具欄中選擇[Setup]→[ModelLibrarise]，彈出“ModelLibrarySetup”對(duì)話框，如圖3.8所示，設(shè)置工藝庫模型信息和工藝角。在該對(duì)話框中可以通過“Browse..”按鍵選擇已存在路徑下的工藝庫文件，之后在“Section（opt.）”欄中輸入工藝角，然后單擊“Add”完成添加。圖3.8設(shè)置工藝庫模型信息和工藝角芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第14頁/共80頁直流工作點(diǎn)仿真（3）在ADE窗口中選擇[Analyses]→[Choose…]，彈出對(duì)話框，從對(duì)話框中選中“dc”選項(xiàng)，選擇“SaveDCOperatingPoint”，如圖3.9所示，單擊[OK]按鈕，完成設(shè)置。圖3.9直流工作點(diǎn)仿真設(shè)置芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第15頁/共80頁直流工作點(diǎn)仿真（4）選擇[Stimulation]→[NetlistandRun]，開始仿真。仿真結(jié)束后，選擇[Results]→[Print]→[DCNodeVoltages]，用箭頭在電路圖中選擇觀測(cè)節(jié)點(diǎn)，就會(huì)輸出該點(diǎn)電壓值，此時(shí)輸出節(jié)點(diǎn)的電壓如圖3.10所示：圖3.10輸出節(jié)點(diǎn)的電壓值芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第16頁/共80頁直流工作點(diǎn)仿真（5）在工具欄選擇[Results]→[Print]→[DCOperatingPoints]，在電路圖中要選擇觀測(cè)器件，輸出該器件的直流工作點(diǎn)和各項(xiàng)參數(shù)，選擇NMOS管，顯示的部分輸出結(jié)果如圖3.11所示。圖3.11晶體管部分直流工作點(diǎn)和器件參數(shù)芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第17頁/共80頁直流工作點(diǎn)仿真（6）選擇[Results]→[Annotate]→[DCNodeVoltages]和[Results]→[Annotate]→[DCOperatingPoints]，電路圖中顯示在這個(gè)工作條件下各個(gè)節(jié)點(diǎn)電壓和器件直流工作點(diǎn)，如圖3.12所示。圖3.12顯示各點(diǎn)電壓和器件直流工作點(diǎn)芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第18頁/共80頁直流特性掃描仿真（1）首先在“dc”設(shè)置對(duì)話框中選中“SaveDCOperatingPoint”，選擇“Temperature”，設(shè)置仿真起始溫度“Start”和結(jié)束溫度“Stop”分別為“-40”和“125”，如圖3.13所示。圖3.13溫度掃描范圍設(shè)置芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第19頁/共80頁直流特性掃描仿真（2）在ADE窗口選擇[Stimulation]→[NetlistandRun]開始仿真。仿真結(jié)束后，點(diǎn)擊輸出端口“VOUT”，得到輸出電壓隨溫度變化的仿真結(jié)果如圖3.14所示。圖3.14輸出電壓隨溫度變化的仿真結(jié)果芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第20頁/共80頁3.2交流仿真交流仿真使得電路在直流工作點(diǎn)附近線性化，并計(jì)算對(duì)給定小信號(hào)刺激的響應(yīng)，構(gòu)建電路的小信號(hào)參數(shù)模型。在交流仿真中，可以通過掃描頻率、設(shè)計(jì)變量、溫度、器件參數(shù)等進(jìn)行分析，如果更改參數(shù)會(huì)影響直流工作點(diǎn)，在每一步將會(huì)重新計(jì)算直流工作點(diǎn)。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第21頁/共80頁3.2.1交流仿真基本設(shè)置交流仿真可以幫助電路設(shè)計(jì)者分析電路的小信號(hào)頻率響應(yīng)特性，常用于放大器、濾波器等電路的設(shè)計(jì)中，仿真前需要設(shè)置交流信號(hào)源提供激勵(lì)。在ADE窗口中，選擇[Analyses]→[Choose…]，彈出對(duì)話框如圖3.15所示，從對(duì)話框中選中“ac”選項(xiàng)。圖3.15“ac”設(shè)置對(duì)話框芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第22頁/共80頁3.2.1交流仿真基本設(shè)置同樣的，交流仿真也可以掃描“DesignVariable”、“Temperature”、“ComponentParameter”，“ModelParameter”。對(duì)這些參數(shù)掃描時(shí)，需要在“AtFrequency（Hz）”處填入特定的仿真頻率，如圖3.16所示。除此之外，交流仿真還可以對(duì)頻率參數(shù)“Frequency”進(jìn)行掃描，用于仿真電路在不同頻率信號(hào)下的響應(yīng)。圖3.16掃描溫度時(shí)“ac”仿真設(shè)置芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第23頁/共80頁3.2.2實(shí)例分析本節(jié)以3.1.2節(jié)中的共源放大器為例介紹放大器增益和相位的仿真流程，共源放大器的電路圖如圖3.5所示。（1）設(shè)置交流信號(hào)源作為激勵(lì)源，通常以“analogLib”中的“vsin”信號(hào)為激勵(lì)源，在這里我們直接通過ADE設(shè)置激勵(lì)，同時(shí)設(shè)置交流擺幅和直流偏置。如圖3.17所示。圖3.17交流仿真激勵(lì)設(shè)置芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第24頁/共80頁3.2.2實(shí)例分析（2）然后選擇[Analyses]→[Choose]，彈出對(duì)話框，選擇“ac”，“Start”和“Stop”中分別輸入起始頻率“1”和終止頻率“1G”，在“SweepType”中選擇對(duì)數(shù)“Logarithmic”，在“PointsPerDecade”中填入100，如圖3.18所示，單擊[OK]，完成設(shè)置。圖3.18交流仿真設(shè)置芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第25頁/共80頁3.2.2實(shí)例分析（3）選擇[Stimulation]→[NetlistandRun]開始仿真。仿真結(jié)束后，選擇[Results]→[DirectPlot]→[MainForm]，彈出對(duì)話框如圖3.19所示，選擇“dB20”和“Phase”輸出放大器的增益曲線，并點(diǎn)擊輸出端“VOUT”的連線。圖3.19“ac”輸出結(jié)果選擇芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第26頁/共80頁3.2.2實(shí)例分析仿真結(jié)果如圖3.20所示，還可以選擇“Phase”查看放大器的相位。圖3.20共源放大器的增益曲線芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第27頁/共80頁3.3瞬態(tài)仿真瞬態(tài)仿真計(jì)算電路在一段時(shí)間內(nèi)的瞬態(tài)響應(yīng)，通過瞬態(tài)仿真可以得到電路各節(jié)點(diǎn)的時(shí)域輸出結(jié)果。如果沒有給出初始條件，則初始條件取為直流穩(wěn)態(tài)解。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第28頁/共80頁3.3.1瞬態(tài)仿真基本設(shè)置瞬態(tài)仿真可以直觀地顯示電路輸出，通過合理設(shè)置仿真條件評(píng)估電路性能。在ADE窗口中，選擇[Analyses]→[Choose…]，彈出對(duì)話框，從對(duì)話框中選中“tran”選項(xiàng)，如圖3.20所示。圖3.20“tran”設(shè)置對(duì)話框芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第29頁/共80頁3.3.1瞬態(tài)仿真基本設(shè)置此外，為滿足個(gè)性化需求，電路設(shè)計(jì)者可對(duì)瞬態(tài)仿真進(jìn)行高級(jí)設(shè)置，在圖3.20窗口中點(diǎn)擊“options”，對(duì)仿真參數(shù)和計(jì)算方法進(jìn)行修改，如圖3.21所示。圖3.21“options”參數(shù)設(shè)置窗口芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第30頁/共80頁3.3.2實(shí)例分析本節(jié)以3.1.2節(jié)中的放大器為例介紹瞬態(tài)仿真流程，放大器的電路圖如圖3.5所示。（1）設(shè)置激勵(lì)源，在工具欄中選擇[Setup]→[Stimuli]彈出“SetupAnalogStimuli”對(duì)話框，選中輸入信號(hào)“VIN”，選擇激勵(lì)源“Function”為正弦信號(hào)“sin”，“Type”為“Voltage”，直流偏置電壓“DCvoltage”設(shè)置為“0.8V”圖3.22瞬態(tài)仿真激勵(lì)設(shè)置芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第31頁/共80頁3.3.2實(shí)例分析（2）點(diǎn)擊[Analyses]→[Choose]，彈出對(duì)話框，選擇“tran”進(jìn)行瞬態(tài)仿真，在“StopTime”欄中輸入仿真時(shí)間“1u”，在“AccuracyDefaults”中選擇仿真最高精度“conservative”，如圖3.23所示，單擊[OK]按鈕，完成設(shè)置。圖3.23瞬態(tài)仿真設(shè)置芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第32頁/共80頁3.3.2實(shí)例分析（3）選擇[Stimulation]→[NetlistandRun]，開始仿真。仿真結(jié)束后，選擇[Results]→[DirectPlot]→[MainForm]，如圖3.24所示?！癋unction”中選擇“Voltage”，“Modifier”中選擇“dB20”，在電路圖中選擇VIN端口和VOUT端口或其相應(yīng)連線。圖3.24瞬態(tài)仿真輸出結(jié)果選擇芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第33頁/共80頁3.3.2實(shí)例分析得到瞬態(tài)波形如圖3.25所示，上側(cè)為輸入信號(hào)，下側(cè)為輸出信號(hào)。圖3.25放大器瞬態(tài)特性仿真結(jié)果芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第34頁/共80頁3.4噪聲仿真噪聲仿真也是使得電路在直流工作點(diǎn)附近線性化，并計(jì)算輸出端的噪聲頻譜密度。噪聲分析通常計(jì)算輸出端的總噪聲，其中包括來自輸入源和輸出負(fù)載的噪聲。電路中每個(gè)噪聲源的輸出噪聲也會(huì)進(jìn)行計(jì)算和輸出。如果輸入源不包含噪聲，則計(jì)算等效無噪聲網(wǎng)絡(luò)的傳遞函數(shù)和輸入?yún)⒖荚肼?。如果輸入源包含噪聲，則還需要計(jì)算噪聲因子和噪聲系數(shù)。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第35頁/共80頁3.4.1噪聲仿真基本設(shè)置在ADE窗口中，選擇[Analyses]→[Choose…]，彈出對(duì)話框，從對(duì)話框中選中“noise”選項(xiàng)。噪聲仿真同樣可以進(jìn)行“Frequency”、“DesignVariable”、“Temperature”、“ComponentParameter”、“ModelParameter”這些參數(shù)掃描。圖3.26“noise”設(shè)置對(duì)話框芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第36頁/共80頁3.4.2實(shí)例分析本節(jié)以3.1.2節(jié)中的共源放大器為例介紹噪聲仿真流程，放大器的電路圖如圖3.5所示。（1）從理想器件庫“analogLib”中調(diào)入端口“port”，如圖3.27所示，在“DCvoltage”中輸入直流偏置電壓“800m”，并對(duì)圖3.5的電路進(jìn)行修改，如圖3.28所示。圖3.27“port”設(shè)置對(duì)話框芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第37頁/共80頁圖3.28修改后的放大器電路芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第38頁/共80頁3.4.2實(shí)例分析（2）在ADE中選擇[Analyses]→[Choose…]，彈出對(duì)話框，并按照?qǐng)D3.29設(shè)置。圖3.29噪聲仿真設(shè)置芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第39頁/共80頁3.4.2實(shí)例分析（3）選擇[Stimulation]→[NetlistandRun]，開始仿真。仿真結(jié)束后，選擇[Results]→[DirectPlot]→[MainForm]，彈出對(duì)話框如圖3.30所示。圖3.30噪聲仿真輸出選擇對(duì)話框芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第40頁/共80頁3.4.2實(shí)例分析點(diǎn)擊“Plot”后，輸出噪聲波形如圖3.31所示。圖3.31輸出噪聲波形芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第41頁/共80頁3.5S參數(shù)仿真S參數(shù)仿真使得電路在直流工作點(diǎn)附近進(jìn)行線性小信號(hào)分析，計(jì)算作為N端口電路的S參數(shù)，通常應(yīng)用在射頻電路的設(shè)計(jì)中，進(jìn)行端口輸入輸出特性的仿真分析。S參數(shù)分析可以輸出一個(gè)ASCII模型文件，由Nport器件讀入。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第42頁/共80頁3.5.1S參數(shù)仿真基本設(shè)置S參數(shù)仿真在射頻集成電路設(shè)計(jì)中十分重要，用來描述網(wǎng)絡(luò)的輸入輸出特性。在ADE窗口中，選擇[Analyses]→[Choose…]，彈出對(duì)話框，從對(duì)話框中選中“sp”選項(xiàng)如圖3.32所示。圖3.32“sp”設(shè)置對(duì)話框芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第43頁/共80頁3.5.2實(shí)例分析本節(jié)以一個(gè)共源共柵結(jié)構(gòu)的低噪聲放大器為例，介紹S參數(shù)的仿真流程。（1）從工藝庫“analogLib”中調(diào)入兩個(gè)“port”用于輸入和輸出端口，輸入端口“PORT0”和輸出端口“PORT1”的設(shè)置如圖3.33所示。圖3.33輸入端口“PORT0”和輸出端口“PORT1”的設(shè)置芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第44頁/共80頁3.5.2實(shí)例分析從工藝庫“smic18mmrf”中調(diào)入NMOS管和電感，兩個(gè)NMOS管的寬長(zhǎng)比均為4μ*60/180n；電感的設(shè)置如圖3.34所示。圖3.34電感參數(shù)設(shè)置芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第45頁/共80頁3.5.2實(shí)例分析再從“analogLib”中調(diào)入理想電容“cap”和理想電阻“res”，其容值和阻值如圖3.35所示。采用鍵盤的I、P、W、L鍵完成電路的器件調(diào)用、打pin和連線，建立好的低噪聲放大器電路圖如圖3.35所示。圖3.35共源共柵低噪聲放大器電路圖芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第46頁/共80頁3.5.2實(shí)例分析（2）在ADE對(duì)話框中選擇[Analyses]→[Choose…]，彈出對(duì)話框，從對(duì)話框中選中“sp”選項(xiàng)。并按照?qǐng)D3.36進(jìn)行設(shè)置。圖3.36“sp”仿真設(shè)置芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第47頁/共80頁3.5.2實(shí)例分析（3）選擇[Stimulation]→[NetlistandRun]，開始仿真。仿真結(jié)束后，選擇[Results]→[DirectPlot]→[MainForm]，彈出對(duì)話框如圖3.37所示：圖3.37“sp”仿真輸出對(duì)話框芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第48頁/共80頁3.5.2實(shí)例分析（4）在圖的“Function”中選擇“SP”，如圖3.38所示。其中，“PlotType”中包括四種輸出類型：“Rectangular”、“Z-Smith”、“Y-Smith”和“Polar”，“Modifier”中包括五種輸出類型：“Magnitude”、“Phase”、“dB20”、“Real”和“Imaginary”。圖3.38“sp”仿真輸出對(duì)話框“Function”中為“SP”芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第49頁/共80頁3.5.2實(shí)例分析選擇“S11”、“S22”和“S21”觀測(cè)低噪聲放大器的輸入和輸出端口匹配情況以及增益，選擇“dB20”進(jìn)行輸出，如圖3.39所示。圖3.39低噪聲放大器SP仿真輸出結(jié)果芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第50頁/共80頁3.5.2實(shí)例分析（5）在圖的“Function”中選擇“NF”和“NFmin”，如圖3.40所示。其中，“Modifier”中包括兩輸出類型：“Magnitude”和“dB10”，分別點(diǎn)擊“Plot”。圖3.40“sp”仿真輸出對(duì)話框“Function”中為“NF”和“NFmin”芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第51頁/共80頁3.5.2實(shí)例分析得到低噪聲放大器的噪聲系數(shù)和最小理想噪聲系數(shù)如圖3.41所示。圖3.41低噪聲放大器NF和NFmin仿真輸出結(jié)果芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第52頁/共80頁3.6參數(shù)掃描在集成電路設(shè)計(jì)過程中，設(shè)計(jì)者通常需要對(duì)晶體管的寬長(zhǎng)比、電阻的阻值、電容的容值等器件參數(shù)，或偏置電壓、偏置電流等電路參數(shù)進(jìn)行詳細(xì)分析和多次仿真，從而確定最優(yōu)值。此時(shí)，可以采用參數(shù)掃描的方式，對(duì)器件參數(shù)或電路參數(shù)的賦值，掃描一個(gè)或多個(gè)變量在一定范圍內(nèi)的電路情況，快速且直觀地表現(xiàn)不同參數(shù)對(duì)電路的影響。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第53頁/共80頁3.6.1參數(shù)掃描基本設(shè)置在ADE窗口中選擇[Tools]→[ParametricAnalysis…]，打開參數(shù)仿真窗口，如圖3.42所示。圖3.42參數(shù)仿真窗口芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第54頁/共80頁3.6.1參數(shù)掃描基本設(shè)置“Variable”中可以選擇待掃描變量，同時(shí)可添加多個(gè)參數(shù)進(jìn)行掃描，默認(rèn)情況下只有溫度變量，如圖3.43所示?！癡alue”是待掃描變量目前的默認(rèn)值，“Sweep?”表示是否對(duì)這個(gè)參數(shù)進(jìn)行掃描。圖3.43參數(shù)掃描默認(rèn)溫度變量芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第55頁/共80頁3.6.1參數(shù)掃描基本設(shè)置“StepMode”表示掃描步長(zhǎng)模式，主要有“Auto”、“Linear”、“LinearStep”、“Decade”、“Octave”、“Logarithmic”、“Times”七種步長(zhǎng)變化方式，如圖3.44所示?！癐nclusionList”表示對(duì)掃描范圍內(nèi)某些特定的參數(shù)點(diǎn)進(jìn)行掃描，“ExclusionList”表示在掃描范圍內(nèi)排除某些特定參數(shù)點(diǎn)的掃描。圖3.44參數(shù)掃描模式芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第56頁/共80頁3.6.2實(shí)例分析本節(jié)以3.1.2節(jié)中的放大器為例介紹參數(shù)掃描的流程，放大器的電路圖如圖3.5所示。（1）首先修改電路參數(shù)，將圖3.5中MOS管的FingerWidth設(shè)置為nmos_fw。（2）在ADE窗口中選擇[Variables]→[CopyFromCellview]，在ADE窗口左側(cè)的DesignVariable欄目中，出現(xiàn)電路中設(shè)置的變量，如圖3.45所示。圖3.45添加待掃描的變量芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第57頁/共80頁3.6.2實(shí)例分析雙擊待掃描的變量nmos_fw，彈出窗口如圖3.46所示，設(shè)置晶體管FingerWidth的默認(rèn)值為2μ，點(diǎn)擊[OK]確認(rèn)。圖3.46設(shè)置待掃描變量的默認(rèn)值芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第58頁/共80頁3.6.2實(shí)例分析（3）在ADE窗口中選擇[Tools]→[ParametricAnalysis…]，打開參數(shù)仿真窗口，在“Variable”中選擇待掃描變量nmos_fw，“Value”中會(huì)自動(dòng)填入2u。在“From/To”中，“From”輸入“1.5u”，“To”輸入“2.5u”；“StepMode”下拉菜單中選擇“LinearSteps”，在“StepSize”中輸入“0.2u”，完成參數(shù)掃描設(shè)置，如圖3.47所示。圖3.47設(shè)置完成后的參數(shù)分析窗口芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第59頁/共80頁3.6.2實(shí)例分析（4）點(diǎn)擊開始仿真，仿真結(jié)束后，按照交流仿真的方式進(jìn)行選擇，得到輸出波形如圖3.48所示。圖3.48共源放大器參數(shù)仿真增益輸出結(jié)果芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第60頁/共80頁3.7蒙特卡洛仿真在集成電路設(shè)計(jì)中，設(shè)計(jì)者不僅需要完成電路功能并達(dá)到性能指標(biāo)，同時(shí)還需要考慮工藝偏差、工作電壓、溫度（Process，voltage，temperature，PVT）等變化對(duì)電路帶來的影響，以提高芯片實(shí)際流片的良率。若工藝庫中有蒙特卡洛模型，相應(yīng)的模型中會(huì)包含工藝和失配的高斯分布信息，設(shè)計(jì)者可以通過蒙特卡洛仿真在電路設(shè)計(jì)過程中對(duì)結(jié)果進(jìn)行預(yù)判，優(yōu)化電路設(shè)計(jì)。下面通過一個(gè)二級(jí)運(yùn)算放大器的交流仿真介紹蒙特卡洛仿真的基本操作步驟。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第61頁/共80頁3.7蒙特卡洛仿真（1）建立設(shè)計(jì)庫，選擇[File]→[New]→[Library]，彈出“NewLibrary”對(duì)話框，輸入“montecarlo”，并選擇“Attachtoanexistingtechfile”關(guān)聯(lián)至SMIC180nm的工藝庫文件。選擇[File]→[New]→[Cellview]命令，彈出“Cellview”對(duì)話框，輸入“two_stage_opa”，如圖3.49所示，單擊[OK]。圖3.49創(chuàng)建運(yùn)放電路芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第62頁/共80頁3.7蒙特卡洛仿真（2）繪制兩級(jí)運(yùn)算放大器電路圖，采用鍵盤的I、P、W、L鍵完成電路的器件調(diào)用、打pin和連線，建立好的運(yùn)算放大器電路圖如圖3.50所示。圖3.50運(yùn)放電路圖芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第63頁/共80頁3.7蒙特卡洛仿真（3）建立運(yùn)算放大器的Symbol，從工具欄中選擇[Create]→[Cellview]→[FromCellview]，彈出“CreateFromCellview”對(duì)話框，點(diǎn)擊[OK]，如圖3.51所示圖3.51建立運(yùn)放Symbol芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第64頁/共80頁3.7蒙特卡洛仿真之后彈出窗口如圖3.52所示，設(shè)置Symbol頂部、底部、左邊和右邊的端口，圖3.52端口命名和位置分配芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第65頁/共80頁3.7蒙特卡洛仿真將點(diǎn)擊[OK]，完成Symbol建立，如圖3.53所示。圖3.53運(yùn)算放大器Symbol芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第66頁/共80頁3.7蒙特卡洛仿真（4）建立運(yùn)算放大器的測(cè)試電路，選擇[File]→[New]→[Cellview]，彈出“Cellview”對(duì)話框，輸入“two_stage_opa_ac”，單擊[OK]，運(yùn)用鍵盤的I、P、W、L鍵進(jìn)行操作建立測(cè)試電路如圖3.54所示。圖3.54運(yùn)放交流小信號(hào)仿真電路芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第67頁/共80頁3.7蒙特卡洛仿真（5）選擇[Launch]→[ADEL]，彈出ADEL對(duì)話框，在工具欄中選擇[Setup]→[Stimuli]。如圖3.55設(shè)置。圖3.55激勵(lì)設(shè)置芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第68頁/共80頁3.7蒙特卡洛仿真（6）在工具欄中選擇[Setup]→[ModelLibrarise]，設(shè)置工藝庫模型信息和工藝角，輸入“mc”調(diào)用工藝庫中的統(tǒng)計(jì)模型，如圖3.56所示。圖3.56設(shè)置“mc”工藝庫文件芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第69頁/共80頁3.7蒙特卡洛仿真（7）選擇[Analyses]→[Choose]，彈出對(duì)話框，選擇“ac”進(jìn)行交流仿真，在“start”中輸入仿真起始頻率，在“stop”中輸入仿真結(jié)束頻率，在“SweepType”中選擇“Automatic”，如圖3.57所示，點(diǎn)擊[OK]。圖3.57交流小信號(hào)仿真設(shè)置芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第70頁/共80頁3.7蒙特卡洛仿真（8）選擇[Outputs]→[Setup]命令，彈出“SettingOutput”窗口如圖3.58所示。圖3.58“SettingOutput”對(duì)話框芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第71頁/共80頁3.7蒙特卡洛仿真（9）在“SettingOutput”中，點(diǎn)擊FromDesign，選擇“Open”，打開計(jì)算器。在計(jì)算器中選擇“vf”，在電路圖內(nèi)選擇運(yùn)算放大器的輸出“VOUT”，如圖3.59所示，再從運(yùn)算符欄中選擇“dB20”。圖3.59在計(jì)算器中設(shè)置“vout”增益芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于C