GBT 35010.1-2018 半導(dǎo)體芯片產(chǎn)品 第1部分：采購和使用要求

ICS31.200GB/T35010.1—2018/IEC62258-1:2009半導(dǎo)體芯片產(chǎn)品(IEC62258-1:2009,Semiconductordieproducts—Part1:Procuremen中華人民共和國國家質(zhì)量監(jiān)督檢驗檢疫總局GB/T35010.1—2018/IEC62258-1:2009 Ⅲ 1 1 23.1基本定義 23.2通用術(shù)語 33.3半導(dǎo)體制造和互連術(shù)語 4 55數(shù)據(jù)交換 5 66.1數(shù)據(jù)包 66.2身份和來源ID 6 66.4物理特性 66.5額定值和限制條件 7 7 76.8供貨形式 76.9仿真建模 87帶/不帶連接結(jié)構(gòu)的裸芯片及晶圓要求 8 8 8 87.4幾何圖形 97.5晶圓數(shù)據(jù) 8最小封裝芯片(MPD) 8.2引出端數(shù) 8.3引出端位置 8.4引出端形狀和尺寸 8.5器件尺寸 8.6固定高度 8.7封裝材料 8.8濕度敏感度 8.9封裝樣式代碼 8.10外形圖 IⅡGB/T35010.1—2018/IEC62258-1:2009 9.1概述 9.2出廠質(zhì)量水平 9.3電參數(shù)特性 9.4符合標準 9.5輔助器件篩選 9.6產(chǎn)品狀態(tài) 9.7測試特性 9.8其他測試要求 9.9可靠性 10搬運和包裝 10.2光刻版版本 10.3晶圓圖 10.4特殊項目要求 11.1常規(guī)要求 11.2儲存期限和條件 11.4儲存期限 12.1常規(guī)要求 12.2粘接方法和材料 12.3鍵合方法和材料 12.4粘接限制 12.5過程限制 附錄A(資料性附錄)專業(yè)術(shù)語 附錄B(資料性附錄)縮略語 ⅢGB/T35010.1—2018/IEC62258-1:2009——第7部分：數(shù)據(jù)交換的XML格式；——第8部分：數(shù)據(jù)交換的EXPRESS格式。本部分為GB/T35010的第1部分。——GB/T2900(所有部分)電工術(shù)語[IEC60050(所有部分)]——GB/T35010.2—2018半導(dǎo)體芯片產(chǎn)品第2部分：數(shù)據(jù)交換格式(IEC62258-2:2011,IDT)——GB/T35010.4—2018半導(dǎo)體芯片產(chǎn)品第4部分：芯片使用者和供應(yīng)商要求(IEC/TR62258-4:2012,IDT)——GB/T35010.5—2018半導(dǎo)體芯片產(chǎn)品第5部分：電學(xué)仿真要求(IEC62258-5:2006,IDT)——GB/T35010.6—2018半導(dǎo)體芯片產(chǎn)品第6部分：熱仿真要求(IEC62258-6:2006,IDT) GB/T35010.7—2018半導(dǎo)體芯片產(chǎn)品第7部分：數(shù)據(jù)交換的XML格式(IEC/TR622587:2007,IDT)——GB/T35010.8—2018半導(dǎo)體芯片產(chǎn)品第8部分：數(shù)據(jù)交換的EXPRESS格式(IEC/TR62258-8:2008,IDT)1GB/T35010.1—2018/IEC62258-1:2009半導(dǎo)體芯片產(chǎn)品●帶有互連結(jié)構(gòu)的芯片和晶圓；要求。相關(guān)詞匯和縮略詞參見附錄A和附錄B。GB/T25915.1—2010潔凈室及相關(guān)受控環(huán)境第1部分：空氣潔凈度等級(ISO14644-1:1999,IEC60050(所有部分)電工術(shù)語(Internationalelectrotechnicalvocabulary)IEC60191(所有部分)半導(dǎo)體器件的機械標準化(Mechanicalstandardizationofsemiconductordevices)IEC60191-4:1999半導(dǎo)體器件的機械標準化第4部分：半導(dǎo)體器件的封裝外形編碼和分類(Mechanicalstandardizationofsemiconductordevices—Part4:Codingsystemandclassificationintoformsofpackageoutlinesforsemiconductordevicepackages)Amendment1(2001)+Amenduent2(2002)IEC61360-1電氣元器件的標準數(shù)據(jù)元素類型和相關(guān)分類模式第1部分：定義原理和方法(Standarddataelementtypeswithassociatedclassificationschemeforelectriccomponents—Part1:Definitions—Principlesandmethods)IEC62258-2半導(dǎo)體芯片產(chǎn)品第2部分：數(shù)據(jù)交換格式(Semiconductordieproducts—Part2:ucts—Part3:Recommenduatinsforgoodpracticeinhandling,packingandstorage)2GB/T35010.1—2018/IEC62258-1:2009IEC/TR62258-4半導(dǎo)體芯片產(chǎn)品第4部分：芯片使用者和供應(yīng)商要求(Semiconductordieproducts—Part4:Questionnairefordieusersandsuppliers)IEC62258-5半導(dǎo)體芯片產(chǎn)品第5部分：電學(xué)仿真信息要求(Semiconductordieproducts—Part5:Requirementsforinformationconcerningelectricalsimulation)IEC62258-6半導(dǎo)體芯片產(chǎn)品第6部分：熱仿真信息要求(Semiconductordieproducts—Part6:Requirementsforinformationconcerningthermalsimulation)IEC/TR62258-7半導(dǎo)體芯片產(chǎn)品第7部分：數(shù)據(jù)交換的XML格式(Semiconductordieprod-ucts—Part7:XMLschemafordataexchange)IEC/TR62258-8半導(dǎo)體芯片產(chǎn)品第8部分：數(shù)據(jù)交換的EXPRESS格式(Semiconductordieproducts—Part8:EXPRESSmodelschemafordataexchange)3術(shù)語和定義IEC60050(所有部分)界定的以及下列術(shù)語和定義適用于本文件。附加術(shù)語和縮略語參見附錄A和附錄B。3.1.1芯片die3.1.2個電路或器件隨后可將它們分離成芯片。3.1.33.1.4芯片分離singulation;dieseparation3.1.53.1.6注：通常此類芯片將焊料或其他金屬凸點以周圍凸塊或陣列的形式加在芯片的金屬焊盤上(也稱為倒裝芯片),或為已有用于連接到芯片金屬焊塊上的精密引出端的芯片。3.1.7最小封裝芯片minimally-packageddie;MPD帶有便于操作和有保護作用的外部包裝材料和互連結(jié)構(gòu)的芯片。注：本定義包括芯片級封裝(CSP)和晶圓級封裝(WLP)的封裝技術(shù)，其封裝的面積并非顯著大于裸芯片的面積。3GB/T35010.1—2018/IEC62258-1:20093.1.83.1.93.2.13.2.23.2.3一種封裝技術(shù)的統(tǒng)稱，在晶圓被分割成單個芯片之前，整個晶圓封裝或晶圓上任何互連結(jié)構(gòu)的3.2.43.2.53.2.6注：被普遍接受的KGD定義是指芯片已通過測試或篩選，芯片質(zhì)量具有與同等封裝元器件一樣的質(zhì)量與可靠性3.2.73.2.83.2.93.2.104GB/T35010.1—2018/IEC62258-1:20093.2.11多芯片封裝multi-chippackage;MCP3.2.12封裝于單個外殼中的功能系統(tǒng)或子系統(tǒng)，該封裝包含兩個或多個獨立執(zhí)行單獨系統(tǒng)功能的芯片3.2.133.2.143.3.1光刻版mask3.3.23.3.33.3.43.3.53.3.63.3.7芯片上凸起的金屬化區(qū)域，用于實現(xiàn)臨時或永久的導(dǎo)電連接。5GB/T35010.1—2018/IEC62258-1:20093.3.8引線框架leadframe3.3.9將芯片與基板實施焊接(或粘接)的工藝和過程。3.3.10倒裝焊flip-chip半導(dǎo)體芯片有源區(qū)域面向互連結(jié)構(gòu)或封裝基板的一種封裝方法。3.3.11注：隔膠可作為一種再分配導(dǎo)電連接和(或)允許相鄰表面之間的熱膨脹系數(shù)的不同的方法。3.3.12通過額外的連接層或使用隔膠使引出端從芯片上移動到更便捷的位置的過程。3.3.13芯片堆疊diestacking晶圓堆疊waferstacking將芯片或者晶圓放在彼此上方以形成一個三維芯片堆。注1:芯片通過引線鍵合、邊緣電鍍(印刷)或者硅通孔的方法連接。注2:芯片或晶圓可以背面對正面堆疊，也可正面對正面堆疊。3.3.14硅通孔throughsiliconvia;TSV注：硅通孔也有可能有凸塊結(jié)構(gòu)，或者后期被粘貼在某一側(cè)或兩側(cè)的柱墩結(jié)構(gòu)，以便可以支撐芯片的堆疊或者通過本身可形成銅釘。依據(jù)本部分提供的大部分信息將公開，并從制造商數(shù)據(jù)表格的信息源獲取信息。對于制造商提供的公開信息，本部分不承擔責(zé)任。任何涉及專利或商業(yè)敏感的信息，制造商可以采取非披露形式予以具體要求見第6章～第12章。5數(shù)據(jù)交換數(shù)據(jù)交換的形式建議根據(jù)IEC62258-2、IEC/TR62258-7和IEC/TR62258-8的規(guī)定，采用通用形6GB/T35010.1—2018/IEC62258-1:20096器件要求負責(zé)創(chuàng)建數(shù)據(jù)的組織或個人應(yīng)給予標識。創(chuàng)建數(shù)據(jù)的版本和(或)日期應(yīng)給予標識。若所提供數(shù)據(jù)可適用于數(shù)據(jù)交換且通過已定義的架構(gòu)而獲得，那么應(yīng)該對獲得數(shù)據(jù)的架構(gòu)及版本6.2身份和來源ID7GB/T35010.1—2018/IEC62258-1:2009以硬盤拷貝或電子形式提供本文檔提到的所有信息的數(shù)據(jù)表。6.8供貨形式(MPD),外形都應(yīng)予以說明。8GB/T35010.1—2018/IEC62258-1:2009任何仿真模型或芯片測試的有效性、相對應(yīng)仿真包的相關(guān)信息應(yīng)給予說明。具體要求可參照芯片溫度模型所需的熱屬性應(yīng)給予說明。具體要求可參照IEC62258-6。7帶/不帶連接結(jié)構(gòu)的裸芯片及晶圓要求除第6章要求，本章也包含了帶/不帶連接結(jié)構(gòu)的裸芯片及晶圓的要求。所有芯片都應(yīng)有一個屬于自己的ID,該ID由一種或多種類型指示符號組成，能將每一個芯片與其9GB/T35010.1—2018/IEC62258-1:2009用于描述布局圖和芯片組裝的所有物理尺寸，包括芯片尺寸和所有引出端尺寸、形狀和位置等信芯片和引出端的尺寸所采用的計量單位應(yīng)予以說明。所有的尺寸應(yīng)以“米”為計量單位，符合IEC61360-1規(guī)定的數(shù)據(jù)交換。芯片的頂部視圖(電路面朝上)或以底部視圖(電路面朝下),應(yīng)予以說明。頂部視圖為優(yōu)選。應(yīng)給出芯片的最大長度和寬度：對于芯片上以焊盤、球型或類似形狀出現(xiàn)的連接結(jié)構(gòu)，應(yīng)給出引出端到芯片表面的垂直高度。另GB/T35010.1—2018/IEC62258-1:2009形格式用文件或者電子表格的方式提供給客戶參考。芯片上用以輔助標識該芯片與其他芯片不同的信息和安裝指示信息應(yīng)給予說明。這些信息應(yīng)該包8最小封裝芯片(MPD)本章節(jié)描述的信息及第6章和第7章中提到的任何相關(guān)信息都是必不可少的。如有不恰當?shù)胤娇蓞⒄誌EC60191(所有部分)或相應(yīng)的國家標準。引出端的位置和數(shù)量應(yīng)予以說明。在矩形陣列上分布的引出端或沿著矩形封裝邊緣分布時，在每a)引出端間距：相鄰引出端的中心間距。若中心間距在長度和寬度方向不同時，兩個數(shù)值都應(yīng)GB/T35010.1—2018/IEC62258-1:2009片表面的平行尺寸的偏差也應(yīng)給出。在適當情況下，以合適的圖形格式用文件或者電子表格的方式提供給客戶參考。用于外涂層和封裝芯片的材料類型應(yīng)予以說明。封裝的潮濕敏感度等級(MSL)應(yīng)予以說明。芯片外形圖應(yīng)當以文件或合適的圖形格式提供給用戶。芯片的質(zhì)量水平和可靠性的信息應(yīng)予以說明。芯片的出廠質(zhì)量水平信息應(yīng)予以說明?？梢杂妹堪偃f缺陷(DPM),合格質(zhì)量水平(AQL)或其他衡量方式來表述。制造商或供應(yīng)商應(yīng)按照9.2.1評價出廠水平的方法、參數(shù)和相關(guān)數(shù)值提供描述。對于評估芯片質(zhì)量的步驟及不同生產(chǎn)階段產(chǎn)品應(yīng)用的相關(guān)信息也應(yīng)予以說明。GB/T35010.1—2018/IEC62258-1:2009制造商或供應(yīng)商應(yīng)就指定的電性參數(shù)的條件給予說明，但是對于所提供的適合模型設(shè)計需求的數(shù)對芯片符合的所有標準的要求予以說明。方面信息要給予說明。等)。同時按照顧客需求提供的各項測試特性應(yīng)保證不侵犯知識產(chǎn)權(quán)。達到質(zhì)量目標而規(guī)定的電壓應(yīng)力。芯片的可靠性評估方法應(yīng)予以說明。與此相對應(yīng)的可靠性數(shù)值如故障時間率(FIT)、平均故障時間(MTTF)或其他衡量標準連同評估所需要條件都應(yīng)給予說明。GB/T35010.1—2018/IEC62258-1:2009可追溯性。而造成的物理損傷。相關(guān)內(nèi)容可參考IEC/TR62258-3。由制造商為客戶提供的用以標識成品芯片的類別型號或芯片名稱的信息要給予標識。芯片總數(shù)和總包裝內(nèi)不同包裝單元(如華夫包、卷筒或晶圓)的數(shù)量要加以說明。若包裝單元為晶供應(yīng)商應(yīng)表明產(chǎn)品已經(jīng)達到有關(guān)國家或地區(qū)對于保護環(huán)境具體措施的法律要求。版本號或用來定位光刻版的步驟代碼應(yīng)予以說明。芯片測試后以晶圓形式交付時，用于識別合格芯片或芯片產(chǎn)品分級的信息要予以說明。信息可以GB/T35010.1—2018/IEC62258-1:2009任何特殊或裸露在外的材料在搬運過程中有特殊要求時要給予以說明。如果有些芯片的上表面不同時確保產(chǎn)品退化程度達到最小化。和包裝的材料要保證芯片的退化在最低程度。相關(guān)內(nèi)容可參考IEC/TR62258-3。影響儲存最長期限的具體因素及儲存期限要給予說明。若產(chǎn)品已被人為延長儲存，長期儲存條件應(yīng)給予說明。供應(yīng)商應(yīng)能證明儲存條件和產(chǎn)品可追溯性信息一直處在持續(xù)更新中。任何有關(guān)芯片的存儲期限要給予說明。GB/T35010.1—2018/IEC62258-1:2009半導(dǎo)體制造商或供應(yīng)商可能對組裝芯片的方法沒有做出具體要求，但對于如何正確組裝或操作芯片可能有具體實例參照。這些信息對MEMS產(chǎn)品的組裝尤為重要。能施壓或不能放置額外材料的地方。在最高溫度下的最長時間也應(yīng)予以說明。GB/T35010.1—2018/IEC62258-1:2009專業(yè)術(shù)語A.1組裝術(shù)語共燒陶瓷基板多芯片組件MCM-C共燒陶瓷基板多芯片組件。共燒陶瓷基板多芯片組件MCM-D沉積薄膜互連基板多芯片組件。A.1.4疊層基片多芯片組件。A.1.5A.1.6通孔插裝技術(shù)pin-in-hole;PIH一種元器件與電路板的結(jié)合方式，元器件被粘接安裝在PCB板的孔上并與針A.2測試術(shù)語能遭受不可逆的損傷。通過拉鍵合線使芯片表面被拉開來確定鍵合的強度。A.2.4缺陷水平defectlevel;DL一批產(chǎn)品中未被發(fā)現(xiàn)的缺陷。GB/T35010.1—2018/IEC62258-1:2009A.2.5被測件deviceundertest;DUTA.2.6A.2.7A.2.8抽樣測試中，測試失效的樣品數(shù)達到或超過該數(shù)量將會導(dǎo)致抽樣測試失效而又不會導(dǎo)致批次性A.2.9A.2.10A.2.11A.2.12A.2.13已建立的AQL或LTPDS。A.2.14A.2.16A.2.17GB/T35010.1—2018/IEC62258-1:2009A.2.18A.2.19A.3.1A.3.2A.3.3A.3.4A.3.5A.3.6A.3.7A.3.8A.3.9A.3.10GB/T35010.1—2018/IEC62258-1:2009減薄thicknessreduction一種生產(chǎn)雙極性器件的制造工藝。一種生產(chǎn)FET器件的制造工藝。一種生產(chǎn)n型金屬氧化物半導(dǎo)體FET器件的制造工藝。一種生產(chǎn)P型金屬氧化物半導(dǎo)體FET器件的制造工藝。一種生產(chǎn)互補金屬氧化物半導(dǎo)體FET器件的制造工藝。砷化鎵材料或砷化鎵技術(shù)。砷化鎵是一種具有比硅更高性能表現(xiàn)的半導(dǎo)體材料。A.3.24GB/T35010.1—2018/IEC62258-1:2009A.3.25A.3.26絕緣體上硅silicononinsulator;SOI用絕緣材料為原料(有可能是藍寶石)來代替硅作為基板的制造工藝。注：一般情況下認為SOI工藝也是一種CMOS工藝。A.3.27藍寶石基板上硅薄膜silicononsapphire;SOS用藍寶石(各種各樣的剛玉，化學(xué)成分Al?O?)為原料來代替硅為基板的制造工藝。注：一般情況下認為SOS工藝也是一種CMOS工藝。A.4半導(dǎo)體封裝技術(shù)球焊ballbondA.4.2通過超聲波作用形成導(dǎo)通連接點。A.4.3激光焊laserbond通過激光技術(shù)形成導(dǎo)通連接點?；谠赟i-Au共熔溫度(483℃)形成金一種芯片粘合方法，使用熱固化有機化合物(聚酰亞胺),化合物中可選擇性添加導(dǎo)電或?qū)岬腁.4.7A.4.8一種芯片粘合方法，使用熱固化有機化合物(環(huán)氧樹脂),化合物中可選擇性添加導(dǎo)電或?qū)岬腁.4.9用來描述位于芯片結(jié)和封裝芯片的外層之間的熱阻。GB/T35010.1—2018/IEC62258-1:2009A.4.10A.4.11A.4.12A.4.13A.4.14A.5.1A.5.2A.5.3A.5.4A.5.5A.5.6A.5.7A.5.8GB/T35010.1—2018/IEC62258-1:2009A.5.9驗證半導(dǎo)體IC或MCM布局(線路圖)是否符合目標器件原理圖(或網(wǎng)表)的過程。A.5.10檢查是否有違反結(jié)構(gòu)設(shè)計或拓撲設(shè)計規(guī)則的過程，特別適用于半導(dǎo)體集成電路或MCM布局(線路檢查是否有違反電氣設(shè)計和機電設(shè)計規(guī)則的過程，特別適用于半導(dǎo)體集成電路或MCM布局(線路A.5.12A.5.13將電子設(shè)計以幾何方式實現(xiàn)的描述。芯片金屬化(形成電極)圖案的制圖、照片或者復(fù)制圖，并給出關(guān)于連接點或者鍵合點位置的充足信息。提取extraction從一個結(jié)構(gòu)設(shè)計的布局(線路圖)中獲得技術(shù)指標和/或網(wǎng)標數(shù)據(jù)。A.5.16信息的收集，通常包含標識和記錄了對于一個給定設(shè)計或一個給定芯片所屬批次產(chǎn)品之合格工藝的所有方面的設(shè)計文檔和測試結(jié)果。A.5.17對包含LVS,DRC、ERC等檢查規(guī)則或SPICE等仿真可變參量的一個或多個文件的常用稱呼。A.5.18A.5.20一種軟件語言(模型)。A.5.21芯片的信息轉(zhuǎn)換dieinformationexchange;DIE用于轉(zhuǎn)換相關(guān)芯片數(shù)據(jù)的軟件語言和文件格式規(guī)范。GB/T35010.1—2018/IEC62258-1:2009A.5.22電子CAD數(shù)據(jù)傳輸規(guī)范。初始圖形交換規(guī)范initialgraphicsexchangespecification;IGES幾何圖形數(shù)據(jù)的交換規(guī)范。A.5.24產(chǎn)品數(shù)據(jù)交換標準standardsfortheexchangeofproductdatA.5.25用于轉(zhuǎn)換半導(dǎo)體實際布圖設(shè)計數(shù)據(jù)的軟件語言和文件格式規(guī)范。A.5.26數(shù)據(jù)流格式streamformat常用來表示GDSII數(shù)據(jù)的別名。A.5.27用于轉(zhuǎn)換機械制圖數(shù)據(jù)的軟件語言和文件格式規(guī)范。A.5.28A.6包裝和交付術(shù)語注：靜電敏感器件的防護參見IEC61340-5-1。A.6.1用來識別批次產(chǎn)品組裝日期的3位或4位數(shù)，前一個或兩個數(shù)字通常代表年，最后兩個數(shù)字代A.6.2晶圓盒waferbox;waferpot用來裝晶圓以便儲存或運輸?shù)暮凶印.6.3小和芯片間距的不同可放不同數(shù)量的芯片。A.6.4芯片托盤waffletray;wafflepack;dietrayA.6.5干包裝drypack將芯片包裝在含濕量保持在規(guī)定范圍內(nèi)的容器。GB/T35010.1—2018/IEC62258-1:2009A.6.6用于芯片儲存和運輸，用低黏度插入凝膠來代替間隔使芯片保持在特定位置。常用的磨合如GEL-PAKTM。A.6.7A.6.8A.6.9膜上矩陣matrixonfilmA.6.11A.6.12A.7.1A.7.2A.7.3A.7.4A.7.5GB/T35010.1—2018/IEC62258-1:2009A.8.1在晶圓制造開始階段進行的工藝。注：前端工藝(FEOL)用來界定硅通孔(TSVs)在工藝流程中的工藝步驟位置。A.8.2晶圓在擴散和鈍化工藝步驟后再進行的工藝。注：后端工藝(BEOL)用來界定硅通孔(TSVs)在工藝流程中的工藝步驟位置。GB/T35010.1—2018/IEC62258-1:2009(資料性附錄)縮略語B.1標準機構(gòu)B.2通用縮略語BLOB二進制大對象(binarylargeobject)能力鑒定(capabilityapproval)CD-ROM光盤只讀存儲器(compactdiscread-onlymemory)每百萬缺陷(defectspermillion)DTDnition(forSGMLandXML)]EMC電磁兼容性(electro-magneticcompatibility)電磁干擾(electro-magneticinterference)故障時間(failuresintime)FMEA失效模式與效應(yīng)分析(failuremodeandeffectsanalysis)高密度封裝(highdensitypackaging)HTML超文本標記語言(hypertextmarkuplanguage)KGDMCM多芯片組件(multi-chipmodule)MCPMPD最小封裝芯片(minimally-packageddevice)最小封裝部件(minimally-packagedpart)MTBF平均故障間隔時間(meantimebetweenfailures)MTTF平均故障時間(meantimetofailure)MTTR平均修復(fù)時間(meantimetorepair)非披露協(xié)議(nondisclosureagreement)PCB印制電路板(printedcircuitboard)ppm百萬分之(partspermillion)合格的生產(chǎn)線(qualifiedmanufacturingline)合格的產(chǎn)品目錄(qualifiedproductslist)標準通用標記語言(standardgeneralizedmarkuplanguage)技術(shù)驗收(technologyapproval)熱膨脹系數(shù)(thermalcoefficientofexpansion)XML可擴展標記語言(extensiblemarkuplanguage)GB/T35010.1—2018/IEC62258-1:2009B.3生產(chǎn)和測試AQL可接受的質(zhì)量水平(acceptablequalitylevel)ATE自動測試設(shè)備(automatictestequipment)BEOL后端工藝(backendofline)BOAC有源電路的上方綁定(bondoveractivecircuitry)CuP焊盤下方電路(circuitunderpad)CMP化學(xué)機械拋光(chemicalmechanicalpolishing)DBG磨薄前切片(dicebeforegrind)DI去離子水(de-Ionisedwater)DUT被測件(deviceundertest)ESDS靜電放電敏感器件(electro-staticdischargesensitivedevice)LAT批量驗收試驗(lotacceptancetest)LTPD批容許不合格率(lottolerancepercentdefective)PAT零件平均測試(partaveragetesting)PoA焊盤上方電路(padoveractive)RIE反應(yīng)離子刻蝕(reactiveionetch)SEM掃描電子顯微鏡(scanningelectronmicroscopy)SPC統(tǒng)計過程控制(statisticalprocesscontrol)TDC臨時的芯片載體(temporarydiecarrier)UBM焊盤/凸點下方金屬化(under-bump(ball,bond)metallisation)WLBI晶圓級老煉(wafer-levelburn-in)BiCMOS由雙極型門電路和CMOS門電路構(gòu)成的集成電路(bipolarandcMOS)BJT雙極結(jié)型晶體管(bipolarjunctiontransistor)CMOS互補金屬氧化物半導(dǎo)體(complementarymetaloxidesemiconductor)FET場效應(yīng)晶體管(field-effecttransistor)MOS金屬氧化物半導(dǎo)體(metaloxidesemiconductor)MPW多項目晶片(multi-projectwafer)PMOSp型金屬氧化物半導(dǎo)體(p-typemetaloxidesemiconductor)SOI絕緣基板上的硅薄膜(silicononinsulator)SOS藍寶石上的硅薄膜(silicononsapphire)GB/T35010.1—2018/IEC62258-1:2009ATPGBILBOBISTDIEDRCDXFECADEDAEDIFERCIGESJTAGLVSMRCRTLVHDL自動測試生成(或裝置)(automatictestpatterngeneration(orgenerator))內(nèi)置的邏輯塊的觀察(built-inlogicblockobservation)內(nèi)置自測試(built-inselftest)邊界掃描定義語言(boundaryscandefinitionlanguage)計算機輔助設(shè)計(computeraideddesign)計算機輔助工程(computeraidedengineering)計算機輔助制造(computeraidedmanufacturing)逗號分隔變量(commaseparatedvariable)芯片的數(shù)據(jù)轉(zhuǎn)換(diedataexchange)芯片的信息轉(zhuǎn)換(dieinformationexchange)設(shè)計規(guī)則檢查(designrulescheck)制圖轉(zhuǎn)換格式(drawingexchangeformat)電子計算機輔助設(shè)計(electroniccomputeraideddesign)電子電路設(shè)計交換格式(electronicdesigninterchangeformat)電氣規(guī)則檢查(electricalrulescheck)圖形顯示系統(tǒng)(graphicaldisplaysystem)I/O緩沖區(qū)信息規(guī)范(I/Obufferinformationspecification)初始圖形交換規(guī)范(initialgraphicsexchangespecification)聯(lián)合測試行為組織(jointtestactiongroup)版圖對原理圖(layoutversusschematic)開放代碼協(xié)會(openveriloginstitute)質(zhì)量檢驗行動組織(qualitytestactiongroup)制造規(guī)則檢查(manufacturingrulescheck)寄存器傳輸級(registertransferlevel)集成電路電子仿真軟件包(simulationpackageforintegratedcircuitelectronics)產(chǎn)品數(shù)據(jù)交換標準(standardsfortheexchangeofproductdata)超高速集成電路硬件描述語言(VHSIChardwaredescriptionlanguage)電子技術(shù)ADCASICASSPDACDRAMDSP模擬數(shù)字轉(zhuǎn)換器(analoguetodigitalconverter)專用集成電路(applicationspecificintegratedcircuit)專用標準產(chǎn)品(applicationspecificstandardpart)以cell為基礎(chǔ)的集成電路(cellbasedintegratedcircuit)可配置邏輯塊(configurablelogicblock)客戶專用集成電路(customerspecificintegratedcircuit)數(shù)字模擬轉(zhuǎn)換器(digitaltoanalogueconverter)動態(tài)隨機存取存儲器(dynamicrandomaccessmemory)數(shù)字信號處理(或處理器)(digitalsignalprocessing(orprocessor))GB/T35010.1—2018/IEC62258-1:2009EEPROMEPLDEPROMFCICFPGAFSMMPGAMSIPALPLDROMPROMRAMVHSICVLSI可擦除可編程邏輯器件(erasableprogramma可擦除可編程只讀存儲器(erasableprogrammablereadonlymemory)全定制集成電路(fullcustomintegratedcircuit)現(xiàn)場可編程門陣列(fieldprogrammablegatearray)掩模可編程門陣列(maskprogrammablegatearray)中規(guī)模集成電路(mediumscaleintegration)可編程邏輯器件(programmablelogicdevice)可編程只讀存儲器(programmablereadonlymemory)隨機存取存儲器(randomaccessmemory)靜態(tài)隨機存取存儲器(staticrandomaccessmemory)小規(guī)模集成電路(smallscaleintegration)超高速集成電路(veryhighspeedintegrated超大規(guī)模集成電路(verylargescaleintegration)E塑料片式載體(plasticleadedchipcarrier)FV很薄(verythin)BGACGA柱柵陣列封裝(columngridarraypackage)COB板上芯片(chip-GB/T35010.1—2018/IEC62258-1:2009DIL雙列直插式封裝(DIP優(yōu)先)(dual-in-linepackage(DIPpreferred))DIP雙列直插式封裝(dual-in-linepackage)DSO雙小外形封裝(dualsmalloutlinepackage)LCC無引線芯片載體(QCC優(yōu)先)(leadlesschipcarrier(QCCpreferred))PGA引腳網(wǎng)格陣列封裝(pingridarSMD表面貼裝器件(surfacemountsevice)SMT表面貼裝技術(shù)(surfacemounttechnology)SOIC小外形集成電路(smalloutlineintegratedcircuit)TAB帶式自動焊(tape-autoWLP晶圓級封裝(wafer-levelpackaging)ZIPZig-zag在線封裝(zig-zagin-linepackage)mPGA微針柵陣列封裝(micropingridarraypackage)[1]IEC60068(allparts)TestmethodsElectrostaticdischarge(ESD)sensitivitytesting—Humanbodymodel(HBM)[3]IEC60749-27SemElectrostaticdischarge(ESD)sensitivitytesting—Machinemodel(MM)[4]IEC61340-5-1Electrostatics—Part5-1:Protectionofelectronicdevicesfromelectrostatic[5]IEC61340-5-2Electrostatics—Part5-2:Protectionofelectronicdevicesfromelectrostatic[6]ISO8879Inf