DSP原理及應(yīng)用-TMS320DM6437 課件 第一章：DSP概述

DSP原理及應(yīng)用

第一章

緒論第一章

緒論

1.1數(shù)字信號處理概述1.2DSP芯片1.3DSP系統(tǒng)1.4實驗和程序?qū)嵗?.1數(shù)字信號處理概述1.1DSP（數(shù)字信號處理）簡介

算法研究數(shù)字信號處理的實現(xiàn)

1、利用X86處理器完成

2、利用通用微處理器3、利用可編程邏輯陣列（FPGA）

4、利用數(shù)字信號處理器

數(shù)字信號處理器是具有特定處理單元的、專門用于實時實現(xiàn)各種數(shù)字信號處理算法的微處理器。

1.2DSP芯片1.2.1.DSP芯片的發(fā)展概況1、第一階段：DSP的雛形階段（1980年前后）

20世紀70年代末第一個DSP芯片誕生。

1982年TI公司

第一款商用數(shù)字信號處理器。

單指令周期200∽250ns

2、第二階段：DSP的成熟階段（1990年前后）

20世紀80年代中期第二代CMOS工藝的DSP芯片TMS320C2x系列

隨后,第三代DSP芯片TMS320C30/C31/C32，

第四代DSP芯片TMS320C40/C44等

第五代DSP芯片TMS320C5000系列，

單指令周期為80-100ns。

3、第三階段：DSP的完善階段（2000年以后）

第六代DSP芯片TMS320C6000系列。當(dāng)前運算速度最快

單指令周期可達10ns

左右

1.2DSP芯片1.2.1.DSP芯片的發(fā)展概況4、DSP的發(fā)展趨勢（1）DSP的內(nèi)核結(jié)構(gòu)將進步改善

（2）運算速度更快、運算精度更高、動態(tài)范圍更大（3）DSP與MPU、CPU的融合（4）DSP和SOC的融合（5）DSP和FPGA的融合（6）實時操作系統(tǒng)RTOS與DSP的結(jié)合（7）DSP的并行處理結(jié)構(gòu)（8）功耗越來越低（9）開發(fā)工具1.2.2.DSP芯片的特點（1）存儲器采用哈佛結(jié)構(gòu)微處理器的存儲器結(jié)構(gòu)主要有馮·諾依曼（VonNeumann）結(jié)構(gòu)和哈佛（Harvard）結(jié)構(gòu)兩類。

馮·諾依曼（VonNeumann）結(jié)構(gòu)，只有一個存儲器空間、一套地址總線和一套數(shù)據(jù)總線，程序和數(shù)據(jù)都存放到這個存儲器空間，且統(tǒng)一分配存儲地址。因此執(zhí)行運算時，處理器必須分時訪問程序和數(shù)據(jù)空間。

圖1-1馮·諾依曼1.2DSP芯片

哈佛（Harvard）結(jié)構(gòu)，程序存儲器和數(shù)據(jù)存儲器分開，每個存儲器都有獨立的地址總線和數(shù)據(jù)總線，可同時從程序存儲器取指令和從數(shù)據(jù)存儲器取操作數(shù)，從而實現(xiàn)并行工作，提高運算速度。圖1-2哈佛結(jié)構(gòu)1.2DSP芯片（2）多通路、多總線結(jié)構(gòu)

DSP芯片都采用多總線結(jié)構(gòu)，可同時進行取指令和多個數(shù)據(jù)存取操作，使CPU在一個機器周期內(nèi)可多次對程序空間和數(shù)據(jù)空間進行訪問，大大提高了DSP的運行速度1.2DSP芯片（3）流水線操作

流水線（Pipeline）操作是將指令的執(zhí)行分解為預(yù)取指（Prefetch）、取指（Fetch）、譯碼（Decode）、尋址（Access）、取數(shù)（Read）、執(zhí)行（Execute）等幾個階段。如圖所示。在TMS320C64x+DSP中，每個周期內(nèi)可執(zhí)行8條指令。圖1-3流水線操作示意圖1.2DSP芯片（4）獨立的硬件乘法累加單元

由于數(shù)字信號處理任務(wù)中，都包含有大量重復(fù)的乘法和累加操作，通用處理器的乘法運算使用軟件進行移位或加法來實現(xiàn)，需要若干個機器周期，而DSP處理器使用專門的硬件乘法器，并使用累加器來處理多個乘積的累加，即通過DSP指令集中的MAC指令實現(xiàn)單周期乘加運算，從而有效提高了數(shù)字信號處理的速度。（5）具有特殊的DSP指令1.2DSP芯片（6）獨立的DMA總線和控制器DSP處理器中設(shè)置了獨立的DMA總線和控制器，通過與CPU的程序總線和數(shù)據(jù)總線并行工作，使得在數(shù)據(jù)傳輸時不影響CPU及其總線的工作，從而提高數(shù)據(jù)吞吐率，加快信號處理速度，如TMS320C64x中使用了64個獨立通道的增強型DMA（EDMA）總線及控制器。1.2DSP芯片（7）硬件配置強新一代DSP芯片集成了眾多類型的硬件設(shè)備，包括定時器、串行口、并行口、主機接口（HPI）、DMA控制器、等待狀態(tài)發(fā)生器、中斷處理器、PLL時鐘產(chǎn)生器、JTAG標準測試接口、ROM、RAM及FLASH等，從而提高了DSP的處理速度、降低了系統(tǒng)功耗，簡化了接口設(shè)計、方便了多處理器擴展，非常適于嵌入式便攜數(shù)字設(shè)備應(yīng)用。（8）支持多處理器結(jié)構(gòu)支持多處理器結(jié)構(gòu)，可以實現(xiàn)完成巨大運算量的多處理器系統(tǒng)，即將算法劃分給多個處理器，借助高速通信接口來實現(xiàn)計算任務(wù)并行處理的多處理器陣列1.2DSP芯片1.2.3.DSP的分類DSP芯片可以按照基礎(chǔ)特性（工作時鐘或指令類型）、用途、數(shù)據(jù)格式進行分類?；A(chǔ)特性（工作時鐘或指令類型）：靜態(tài)DSP：在一定時鐘頻率范圍內(nèi)的任何頻率上都能正常工作。一致性DSP：對于兩種或兩種以上DSP芯片，其指令集和相應(yīng)機器代碼及管腳結(jié)構(gòu)相互兼容。用途：通用型DSP：可用指令編程的DSP芯片，通過編程可實現(xiàn)復(fù)雜的數(shù)字信號處理算法，具有較強處理能力。專用型DSP：為特定DSP運算而設(shè)計，針對某一應(yīng)用算法，由內(nèi)部硬件電路實現(xiàn)，適于數(shù)字濾波、FFT、卷積等特殊運算。1.2DSP芯片數(shù)據(jù)格式：定點DSP：以定點數(shù)據(jù)格式工作，大多數(shù)定點DSP芯片采用16位定點運算。浮點DSP：以浮點數(shù)據(jù)格式工作，浮點格式包括自定義浮點格式和IEEE標準浮點格式。1.2DSP芯片數(shù)據(jù)格式：定點DSP：以定點數(shù)據(jù)格式工作，大多數(shù)定點DSP芯片采用16位定點運算。浮點DSP：以浮點數(shù)據(jù)格式工作，浮點格式包括自定義浮點格式和IEEE標準浮點格式。1.2DSP芯片1.2DSP芯片1.2.4TI公司的DSP芯片

1982年，TI推出TMS32010——第一款商用定點DSP，TMS320系列擁有多款16位和32位定點/浮點DSP，C1x、C2x、C2xx、C5x、C54x、C55x、C6x、C62x、C64x系列為定點DSP，C3x、C4x、C67x系列為浮點DSP，C8x系列為多處理器模式DSP。其每代定點/浮點DSP的源代碼均向上兼容。

TMS320系列DSP主要由三大支撐平臺構(gòu)成，包括：TMS320C2000（主要用于包括電機控制等的系統(tǒng)控制優(yōu)化領(lǐng)域）TMS320C5000（主要用于便攜式、低功耗消費電子產(chǎn)品）TMS320C6000（主要用于高速信號處理及高性能圖像、

視頻處理領(lǐng)域）1.2DSP芯片1.3.1DSP系統(tǒng)的構(gòu)成1.3實時DSP系統(tǒng)設(shè)計1.3.2

DSP系統(tǒng)的設(shè)計流程1.3實時DSP系統(tǒng)設(shè)計1.3.3

算法開發(fā)1.3.4

DSP芯片的選擇（1）速度（2）價格（3）硬件資源（4）運算精度（5）芯片的功耗1.3實時DSP系統(tǒng)設(shè)計1.3.5DSP技術(shù)的應(yīng)用

（1）信號處理：濾波，F(xiàn)FT,（2）通信:調(diào)制解調(diào)，自適應(yīng)濾波（3）語音：語音編碼，語音合成（4）圖形圖像：圖像增強，圖像處理，（5）軍事：雷達，制導(dǎo)（6）儀器儀表：頻譜分析，數(shù)據(jù)采集（7）自動控制：發(fā)動機控制（8）醫(yī)療工程：醫(yī)療設(shè)備（9）家用電器：音響，機頂盒（10）計算機1.3實時DSP系統(tǒng)設(shè)計（1）Matlab完成抽樣定理的驗證（2）使用ICETEK-DM6437實驗箱完成抽樣定理的驗證

參照實驗Lab0406-Nyquist指導(dǎo)書相