數(shù)字電子技術 第六版 課件 第6章 時序邏輯電路

第6章時序邏輯電路6.1概述6.2時序邏輯電路的分析6.4寄存器和移位寄存器6.3計數(shù)器6.5

計數(shù)、譯碼顯示電路故障的查找與排除本章小結由組合邏輯電路和存儲電路組成。存儲電路必不可少電路存在反饋，其輸出狀態(tài)由輸入信號和存儲電路原有狀態(tài)共同決定寄存器掌握時序邏輯電路的分析方法和計數(shù)器、寄存器和移位寄存器的基本工作原理。集成計數(shù)器和移位寄存器的邏輯功能和應用。概述時序邏輯電路——在任何時刻的輸出狀態(tài)不僅取決于當時的輸入信號，還取決于電路原來的狀態(tài)。時序邏輯電路主要由存儲電路和組合邏輯電路兩部分組成，存儲電路不可少。按電路結構可分為同步時序邏輯電路和異步時序邏輯電路。時序邏輯電路特點時序邏輯電路功能分類本章重點移位寄存器計數(shù)器順序脈沖發(fā)生器時序邏輯電路功能分類第6章時序邏輯電路6.2

時序邏輯電路的分析方法6.2.1同步時序邏輯電路的分析方法6.2.2異步時序邏輯電路的分析法1.寫方程式

根據(jù)給定的電路，寫出它的輸出方程和驅動方程，并求

狀態(tài)方程。

(1)輸出方程。時序邏輯電路的輸出邏輯表達式，它通常為現(xiàn)態(tài)和輸入變量的函數(shù)。(2)驅動方程。各觸發(fā)器輸入端的邏輯表達式。(3)狀態(tài)方程。將驅動方程代入相應觸發(fā)器的特性方程中，便得到該觸發(fā)器的狀態(tài)方程。時序邏輯電路的狀態(tài)方程由各觸發(fā)器次態(tài)的邏輯表達式組成。6.2.1同步時序邏輯電路的分析步驟一、基本分析步驟

根據(jù)狀態(tài)轉換真值表來說明電路的邏輯功能。

電路的時序圖是在時鐘脈沖CP作用下，各觸發(fā)器輸出狀態(tài)相應變化的電壓波形圖，即工作波形圖。它通常是根據(jù)時鐘脈沖CP和狀態(tài)轉換真值表來繪制的。3.邏輯功能的說明4.畫時序圖

將電路現(xiàn)態(tài)的各種取值組合代入狀態(tài)方程和輸出方程中進行計算，求出相應的次態(tài)和輸出，從而列出狀態(tài)轉換真值表。如現(xiàn)態(tài)的起始值已給定，則從給定值開始計算。如沒有給定，則可設定一個現(xiàn)態(tài)起始值依次進行計算。2.列狀態(tài)轉換真值表C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2Q2YCPRD1[例]試分析圖示電路的邏輯功能，并畫出狀態(tài)轉換圖

和時序圖。解：這是時鐘

CP下降沿觸發(fā)的同步時序邏輯電路，CPC1C1C1分析時不必考慮時鐘信號。RDRRR

電路工作前加負脈沖清零；工作時應置RD=1。分析如下：

分析舉例二、分析舉例C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2Q2YCPRD1Q2nY=Q2nQ0n1J1KQ0n&&Q2n1JQ1n1K&Q0nJ2

=Q1nQ0n，J0

=K0=1J1

=K1=Q2n

Q0nK2=Q0n1J1K11.寫方程式(1)

輸出方程(2)

驅動方程Q0n代入

J2

=

Q1nQ0n

，K2=Q0nQ0n+1

=J0Q0n+K0Q0n=

1

Q0n+1

Q0n=Q0nQ1n+1

=J1Q1n+K1Q1n=

Q2nQ0nQ2n+1

=J2Q2n+K2Q2n=

Q1nQ0nQ2n+Q0n

Q2nJ0K0J1K1J2K2(3)

狀態(tài)方程代入

J0

=K0=1代入

J1

=K1=Q2nQ0n2.列狀態(tài)轉換真值表設電路初始狀態(tài)為Q2Q1Q0=000，則0001000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)

將現(xiàn)態(tài)取值代入狀態(tài)方程中進行計算，求出次態(tài)：Q0n+1

=Q0n=0=1

Q1n+1

=Q2nQ0nQ1n=0·00=

0

Q2n+1

=Q1nQ0nQ2n+

Q0nQ2n=0·0·0+0·0=

0

將現(xiàn)態(tài)代入輸出方程求YY=Q2nQ0n=0·0=02.列狀態(tài)轉換真值表設電路初始狀態(tài)為Q2Q1Q0=000，則將新狀態(tài)作現(xiàn)態(tài)，再計算下一個次態(tài)。YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)0001000Q0n+1

=Q0n=1=0

Q1n+1

=Q2nQ0nQ1n=0·10=

1

Q2n+1

=Q1nQ0nQ2n+

Q0nQ2n=0·1·0+1·0=

01000010Y=Q2nQ0n=0·1=0

可見：電路在輸入第6個脈沖CP

時返回原來狀態(tài)，同時在Y端輸出一個進位脈沖下降沿。以后再輸入脈沖，將重復上述過程。該電路在輸入第六個

CP脈沖后，電路返回到初始的000狀態(tài)，同時，

Y端輸出一個脈沖下降沿作為進位信號。故為六進制計數(shù)器。依次類推2.列狀態(tài)轉換真值表設電路初始狀態(tài)為Q2Q1Q0=000，則3.邏輯功能說明YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)000100010000101000101010100100011100110010一直計算到狀態(tài)進入循環(huán)為止CP脈沖也常稱為計數(shù)沖。

圓圈內表示Q2Q1Q0的狀態(tài)；箭頭表示電路狀態(tài)轉換的方向；箭頭上方的“

x/y

”中，x

表示狀態(tài)轉換前電路的輸入變量取值，y

表示現(xiàn)態(tài)下的輸出值。本例中沒有輸入變量，故x

處空白。4.畫狀態(tài)轉換圖和時序圖000001010YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)00010001000010100010101010010001110011001000001000Q2Q1Q0x/y/0/0011100101/0/0/0/14.畫狀態(tài)轉換圖和時序圖000001010011100101Q2Q1Q0x/y/0/0/0/0/0/1CP123456

必須畫出一個計數(shù)周期的波形。100Q0Q1Q2000010Y1100000005.檢查電路能否自啟動

3位二進制計算器共有23=8個狀態(tài)，該電路只用到了其中的6個狀態(tài)，這些狀態(tài)稱為有效狀態(tài)，而沒有利用的那些狀態(tài)則稱為無效狀態(tài)。000001010011100101/0/0/0/0/0/1當時序邏輯電路由于某種原因進入了無效狀態(tài)，若繼續(xù)輸入計數(shù)脈沖CP

后電路能自動進入有效狀態(tài)，則稱該電路能自啟動，否則稱不能自啟動。5.檢查電路能否自啟動000001010011100101/0/0/0/0/0/1將無效狀態(tài)110代入狀態(tài)方程進行計算，得Q0n+1

=Q0n=0=1

Q1n+1

=Q2nQ0nQ1n=1·01=

1

Q2n+1

=Q1nQ0nQ2n+

Q0nQ2n=1·0·1+0·1=

1Q2n+1Q1n+1

Q0n+1

=1115.檢查電路能否自啟動000001010011100101/0/0/0/0/0/1將無效狀態(tài)110代入狀態(tài)方程進行計算，得Q2n+1Q1n+1

Q0n+1

=111Q0n+1

=Q0n=1=0

Q1n+1

=Q2nQ0nQ1n=1·11=

1

Q2n+1

=Q1nQ0nQ2n+

Q0nQ2n=1·1·1+1·1=

0再將111代入狀態(tài)方程進行計算，得Q2n+1Q1n+1

Q0n+1

=010為有效狀態(tài)可見該電路能自啟動。*6.2.2異時序邏輯電路的分析方法

異步時序邏輯電路與同步時序邏輯電路的根本區(qū)別在于前者不受同一時鐘控制，而后者受同一時鐘控制。因此，分析異步時序邏輯電路時需寫出時鐘方程，并特別注意各觸發(fā)器的時鐘條件何時滿足。觸發(fā)器只有滿足時鐘條件才能接收輸入信號而改變狀態(tài)。分析舉例[例]試分析圖示電路的邏輯功能，并畫出狀態(tài)轉換圖

和時序圖。這是異步時序邏輯電路。分析如下：解：C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2YCP1RDCPC1C1C1RDRRRFF1

受Q0

下降沿觸發(fā)FF0

和FF2

受CP

下降沿觸發(fā)1.寫方程式(1)

時鐘方程(3)

驅動方程(2)

輸出方程(4)

狀態(tài)方程C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2YCP1RDQ2YCP1

=Q0FF1

由Q0

下降沿觸發(fā)CP0

=CP2=CPFF0

和FF1由CP

下降沿觸發(fā)Y=Q2n11J1K11J1KJ0

=Q2n

，K0=1J2

=Q1n

Q0n，K2=1J1

=K1=1Q2n11K1J&Q1nQ0n1.寫方程式(1)時鐘方程(3)

驅動方程(2)

輸出方程(4)

狀態(tài)方程CP1

=Q0FF1

由Q0

下降沿觸發(fā)CP0

=CP2=CPFF0

和FF1由CP

下降沿觸發(fā)Y=Q2nJ0

=Q2n

，K0=1J2

=Q1n

Q0n，K2=1J1

=K1=1Q0n+1

=

J0Q0n+K0

Q0nQ1n+1

=

J1

Q1n+K1

Q1nQ2n+1

=

J2

Q2n+K2

Q2n代入

J1

=K1=1代入

J2

=Q1nQ0n

K2=1=

Q2n

Q0n+1

Q0n=Q2nQ0n

=

1

Q1n+1

Q1n=Q1n

=

Q1nQ0nQ2n+1

Q2n=Q1nQ0n

Q2n代入

J0

=Q2n

，K0=1Q0n+1

=Q2nQ0nCP下降沿有效Q1n+1

=Q1n

Q0下降沿有效Q2n+1

=Q1nQ0nQ2nCP下降沿有效2.列狀態(tài)轉換真值表設初始狀態(tài)為Q2Q1Q0=0000100000Q0n+1

=Q2n

·Q0n=0·0=1

表示現(xiàn)態(tài)條件下能滿足的時鐘條件Y=Q2n

=001Q2n+1

=Q1nQ0nQ2n=0·0·0=

0YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)CP2CP0CP1時鐘脈沖CP0=CP，F(xiàn)F0

滿足時鐘觸發(fā)條件。CP1=Q0

為上升沿，F(xiàn)F1

不滿足時鐘觸發(fā)條件，其狀態(tài)保持不變。CP2=CP，F(xiàn)F2滿足時鐘觸發(fā)條件。2.列狀態(tài)轉換真值表設初始狀態(tài)為Q2Q1Q0=0000100000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)CP2CP0CP1時鐘脈沖001010010Q0n+1

=Q2n

·Q0n=0·1=0Q1n+1

=Q1n=

0=1將新狀態(tài)“001”作為現(xiàn)態(tài)，再計算下一個次態(tài)。

CP1=Q0

為下降沿，F(xiàn)F1

滿足時鐘觸發(fā)條件。Q2n+1

=Q1nQ0nQ2n=0·1·0=

0Y=Q2n

=02.列狀態(tài)轉換真值表設初始狀態(tài)為Q2Q1Q0=0000100000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)CP2CP0CP1時鐘脈沖依次類推電路構成異步五進制計數(shù)器，并由Y

輸出進位脈沖信號的下降沿。3.邏輯功能說明0010100一直計算到電路狀態(tài)進入循環(huán)為止。1000001000111001100104.畫狀態(tài)轉換圖和時序圖Q2Q1Q0x/y000001010011100/0/0/0/0/1000010000010001110011001000101000100000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)CP2CP0CP1時鐘脈沖0011必須畫出一個計數(shù)周期的波形。4.畫狀態(tài)轉換圖和時序圖000001010011100Q2Q1Q0x/y/0/0/0/0/1110010100Q0Q1Q2000000CP12345Y000可見，當計數(shù)至第

5個計數(shù)脈沖CP

時，

電路狀態(tài)進入循環(huán)，Y

輸出進位脈沖下降沿。第6章時序邏輯電路6.3

計數(shù)器6.3.1異步計數(shù)器6.3.2同步計數(shù)器6.3.3集成計數(shù)器綜合應用舉例

計數(shù)器用于統(tǒng)計輸入計數(shù)脈沖CP個數(shù)的電路。它主要由觸發(fā)器組成。

計數(shù)器分類如下：按計數(shù)進制分按二進制數(shù)運算規(guī)律進行計數(shù)的電路按十進制數(shù)運算規(guī)律進行計數(shù)的電路二進制計數(shù)器十進制計數(shù)器任意進制計數(shù)器(又稱N進制計數(shù)器)二進制和十進制以外的其它進制計數(shù)器計數(shù)器的作用與分類按計數(shù)增減分加法計數(shù)器

減法計數(shù)器

加/

減計數(shù)器(又稱可逆計數(shù)器)隨著計數(shù)脈沖的輸入作遞增計數(shù)的電路。隨著計數(shù)脈沖的輸入作遞減計數(shù)的電路。

在加/減控制信號作用下，可遞增計數(shù)、也可遞減計數(shù)的電路。按計數(shù)器中觸發(fā)器翻轉是否與CP同步分異步計數(shù)器同步計數(shù)器

計數(shù)脈沖CP只加到部分觸發(fā)器的時鐘脈沖輸入端上，而其它觸發(fā)器的觸發(fā)信號則由電路內部提供，應翻轉的觸發(fā)器狀態(tài)更新有先有后的計數(shù)器。

計數(shù)脈沖CP同時加到所有觸發(fā)器的時鐘脈沖輸入端上，使應翻轉的觸發(fā)器同時翻轉的計數(shù)器。0008111701161015001411030102100100003位二進制加法計數(shù)器

計數(shù)規(guī)律舉例3位二進制減法計數(shù)器

計數(shù)規(guī)律舉例“000

-1”不夠減，需向相鄰高位借“1”作2，借“1”后的運算為：“1000

-

1=111”。Q0Q1Q2計數(shù)器狀態(tài)計數(shù)順序Q0Q1Q2計數(shù)狀態(tài)計數(shù)順序0008100701061105001410130112111100008421碼十進制加法計數(shù)器計數(shù)規(guī)律Q0Q1Q2Q3計數(shù)器狀態(tài)計數(shù)順序10019000181110701106101050010411003010021000100001000000計數(shù)的最大數(shù)目稱為計數(shù)器的“模”，用

M

表示。

模也稱為計數(shù)長度或計數(shù)容量。

N進制

計數(shù)器計數(shù)規(guī)律舉例具有5個獨立的狀態(tài)，計滿5個計數(shù)脈沖后，電路狀態(tài)自動返回到初始的000狀態(tài)進入循環(huán)。故為五進制計數(shù)器。

五進制計數(shù)器也稱模5計數(shù)器；十進制計數(shù)器則為模10計數(shù)器；3位二進制計數(shù)器為模8計數(shù)器。n

個觸發(fā)器有2n

種輸出狀態(tài)，最多可實現(xiàn)模2n

計數(shù)。

Q0Q1Q2計數(shù)狀態(tài)計數(shù)順序000500141103010210010000JK觸發(fā)器組成的4位二進制加法計數(shù)器。FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRD6.3.1異步計數(shù)器

一、異步二進制計數(shù)器1.異步二進制加法計數(shù)器11J1K1J1K1J1K1J1KC1CPC1Q0C1Q1C1Q2

依次輸入脈沖時，計數(shù)狀態(tài)按

4位二進制數(shù)遞增規(guī)律變化。00010010CPQ3Q0Q1Q2000011110000

輸入第1個計數(shù)脈沖時，計數(shù)器輸出為0001；輸入第2個計數(shù)脈沖時，計數(shù)器輸出為0010。輸入第15個脈沖時，輸出1111，當輸入第16個脈沖時，輸出返回初態(tài)0000，且Q3

端輸出進位信號下降沿。因此，該電路構成4位二進制加法計數(shù)器?！?/p>

工作原理

其工作原理與前述JK

觸發(fā)器所構成的二進制計數(shù)器的相同。不同的是用CP

上升沿觸發(fā)計數(shù)。FF01DRC1Q0Q1Q2Q3FF11DRC1FF21DRC1FF31DRC1CPRDQ0Q1Q2Q31D1D1D1DC1CPQ0Q1Q2C1C1C1與

JK

觸發(fā)器一樣，D

觸發(fā)器也可組成二進制加法計數(shù)器。與

JK

觸發(fā)器不同的是，

D

觸發(fā)器用上升沿觸發(fā)。知識拓展D觸發(fā)器構成異步二進制加法計數(shù)器FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRD

由JK觸發(fā)器構成的

4位異步二進制減法計數(shù)器Q0Q1Q2Q32.JK觸發(fā)器組成的4位異步二進制減法計數(shù)器C1CP11J1K1J1K1J1K1J1KC1Q0Q1C1Q2C1只要將輸出由Q改為Q，則加法計數(shù)器便改為減法計數(shù)器。

依次輸入脈沖時，計數(shù)狀態(tài)按

4位二進制數(shù)遞減規(guī)律變化。11111110CPQ3Q0Q1Q2000000010000

輸入第1個計數(shù)脈沖時，計數(shù)器輸出為1111；輸入第2個計數(shù)脈沖時，計數(shù)器輸出為1110。輸入第15個脈沖時，輸出0001，當輸入第16個脈沖時，輸出返回初態(tài)0000。因此，該電路構成4位二進制減法計數(shù)器?！?/p>

工作原理00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3計數(shù)器狀態(tài)計數(shù)順序◆

4位二進制加法計數(shù)器狀態(tài)表

在相同位數(shù)的計數(shù)器中，二進制計數(shù)器的計數(shù)容量最大。3位二進制計數(shù)器最大計數(shù)容量為23

=8，可計0~7八個數(shù)，加適當?shù)姆答侂娐房蓸嫵?以內的任何進制計數(shù)器；4位二進制計數(shù)器最大計數(shù)容量為24=16，可計0~15十六個數(shù)，可構成16以內的任何進制的計數(shù)器，其余以此類推。因此，2n計數(shù)器是構成2n以內的任意進制計數(shù)器的基礎，但也降低了有效狀態(tài)的利用率。功能點評二、

異步

十進制加法計數(shù)器在計數(shù)脈沖CP作用下，計數(shù)器從0000開始計數(shù)。計數(shù)過程中，與非門輸出高電平1，RD=1。當輸入第十個計數(shù)脈沖CP時，計數(shù)器的狀態(tài)為1010，這時，Q3和Q1同時為高電平1，與非門輸出變?yōu)榈碗娖?，即RD=0，使計數(shù)器立即回到初始的0000狀態(tài)。從而實現(xiàn)了8421BCD碼的十進制加法計數(shù)。此后，與非門輸出高電平1，計數(shù)器又可開始新一輪計數(shù)。

上圖是利用異步置0功能構成的十進制加法計數(shù)器。同樣可利用異步置0功能構成N進制(又稱任意進制)計數(shù)器，其方法是：在計數(shù)到N時，將計數(shù)器輸出Q中為高電平1的信號通過反饋控制門產生置0信號，使計數(shù)器回到初始的0狀態(tài)，從而實現(xiàn)N進制計數(shù)。如異步置0信號為低電平有效時，則反饋控制門采用與非門；如置0信號為高電平有效時，則反饋控制門采用與門。功能點評

將4位二進制計數(shù)器改為十四進制計數(shù)器。由于計到14時，計數(shù)器的輸出狀態(tài)為Q3Q2Q1Q0=1110，這時輸出Q3Q2Q1均為高電平1。為得到低電平的置0信號，反饋控制門應采用與非門。因此，反饋歸零函數(shù)RD=Q3Q2Q1

。對于同步二進制計數(shù)器，利用反饋歸零法構成任意進制計數(shù)器同樣適用。［例］利用異步置0功能構成十四進制計數(shù)器Q0Q1Q2Q374LS290M=5CP0M=2CP1CP0CP1Q0Q1Q2Q3R0AR0BS9AS9B12131384591011R0AR0BS9AS9B

三、集成異步計數(shù)器74LS290R0AR0B異步清零輸入端

S9AS9B異步置

9輸入端內含一個

1位二進制計數(shù)器和一個五進制計數(shù)器。M=2M=5二進制計數(shù)器的計數(shù)脈沖輸入端，下降沿觸發(fā)。

二進制計數(shù)器輸出端五進制計數(shù)器的計數(shù)脈沖輸入端，下降沿觸發(fā)。

五進制計數(shù)器的輸出端，從高位到低位依次為Q3、Q2、Q1。

74LS290的功能表10異步清零0000××1異步清零0000×01Q0Q1Q2Q3CP1S9AR0A

說明輸出輸入R0AS9A5421碼十進制計數(shù)五進制計數(shù)二進制計數(shù)Q0和CP1相連0S9A·S9B=0R0A·R0B=01×01×1××CP0CP××××1×1010011001CP0Q0CPCPQ38421碼十進制計數(shù)Q3和CP0相連異步置9異步置9××××(1)

異步置

0

功能：當

R0=R0A·R0B=1、S9=S9A·S9B=0

時，計數(shù)器異步清零。1.邏輯功能74LS290的功能表10異步清零0000××1異步清零0000×01Q0Q1Q2Q3CP1S9AR0A

說明輸出輸入R0AS9A5421碼十進制計數(shù)五進制計數(shù)二進制計數(shù)Q0和CP1相連0S9A·S9B=0R0A·R0B=01×01×1××CP0CP××××1×1010011001CP0Q0CPCPQ38421碼十進制計數(shù)Q3和CP0相連異步置9異步置9××××1.邏輯功能(2)

異步置

9功能：當

S9=S9A·S9B=1、R0=R0A·R0B=0

時，計數(shù)器異步置9。74LS290的功能表10異步清零0000××1異步清零0000×01Q0Q1Q2Q3CP1S9AR0A

說明輸出輸入R0AS9A5421碼十進制計數(shù)五進制計數(shù)二進制計數(shù)Q0和CP1相連0S9A·S9B=0R0A·R0B=01×01×1××CP0CP××××1×1010011001CP0Q0CPCPQ38421碼十進制計數(shù)Q3和CP0相連異步置9異步置91.邏輯功能(3)

計數(shù)功能：當

R0A·R0B=0

且S9A·S9B=0

時，74LS290處于計數(shù)工作狀態(tài)。由于74LS290為高電平1置

0，因此，利用其異步置0

功能獲得N

進制計數(shù)時，應取S9A＝S9B＝0，這樣，在輸入第N個計數(shù)脈沖CP時，將計數(shù)器輸出Q3、Q2、Q1、Q0端中為高電平1的信號通過與門輸出的高電平

1

加到異步置

0端R0A和R0B上，使計數(shù)器置0，從而實現(xiàn)N進制計數(shù)。2.利用異步置0

功能獲得N進制（任意進制）計數(shù)器步

驟

用S1，S2，…，SN表示輸入1，2，…，N個計數(shù)脈沖CP時計數(shù)器的狀態(tài)。(1)

寫出N進制計數(shù)器輸出狀態(tài)SN的二進制代碼。(2)

寫出反饋歸零函數(shù)。根據(jù)SN寫置0

端的邏輯表達式。(3)

畫連線圖。主要根據(jù)反饋歸零函數(shù)畫連線圖。Q0Q1Q2Q374LS290CP0CP1R0AR0BS9AS9B

R0=Q2Q1(3)

畫連線圖計數(shù)輸入輸出使R0=R0A·R0B

=Q2Q1

讀數(shù)的高低位依次為Q3Q2Q1Q0置9端S9A

、S9B

不用，應接地。[例]

試用

74LS290構成六進制計數(shù)器。(1)

寫出S6

的二進制代碼S6=0110解：(2)

寫出反饋歸零函數(shù)表達式應根據(jù)S6=0110

和74LS290的異步置0

功能寫出。由于

R0=R0A·R0B高電平有效，因此，R0=R0A·R0B=Q2Q1。R0=Q2Q1Q0(3)

畫連線圖：將S9A和S9B接地。[例]

試用

74LS290構成七進制計數(shù)器。(1)

寫出S7

的二進制代碼S7=0111解：(2)

寫出反饋歸零函數(shù)表達式Q0Q1Q2Q374LS290CP0CP1R0AR0BS9AS9B計數(shù)輸入&輸出

兩片“290”接成十進制加法計數(shù)器后級聯(lián)，計數(shù)脈沖從個位片CP0

端輸入。[例]

由兩片74LS290級聯(lián)組成一百進制異步加法計數(shù)器。Q0

Q1

Q2

Q3

74LS290

(十位)CP1CP0R0AR0BS9AS9BQ0Q1Q2Q374LS290

(個位)CP1CP0R0AR0BS9AS9B計數(shù)輸入計數(shù)輸出當輸入第1~9個脈沖時，個位片計數(shù)；十位片的CP0

未出現(xiàn)CP脈沖下降沿，因而保持計數(shù)“0”狀態(tài)不變。當輸入第10個脈沖時，個位片返回“0”狀態(tài)，其Q3

輸出一個下降沿使十位片計數(shù)加“1”，因此，輸出讀數(shù)為Q3

Q2

Q1

Q0

Q3

Q2

Q1

Q0=00010000，即計數(shù)為“10”。[例]由兩片74LS290級聯(lián)組成一百進制異步加法計數(shù)器。Q0

Q1

Q2

Q3

74LS290

(十位)CP1CP0R0AR0BS9AS9BQ0Q1Q2Q374LS290

(個位)CP1CP0R0AR0BS9AS9B計數(shù)輸入計數(shù)輸出

當輸入第11~19個脈沖時，仍由個位片計數(shù)，而十位片保持“1”不變；當輸入第20個脈沖時，個位片返回“0”狀態(tài)，其Q3

輸出第二個下降沿使十位片計數(shù)“2”，即計數(shù)“20”。當輸入第100個脈沖時，個位片和十位片同時返回到“0”狀態(tài)，而由Q3

輸出進位信號的下降沿。即計數(shù)100。

依此類推。

綜上所述，該電路構成一百進制異步加法計數(shù)器。同步與異步二進制加法計數(shù)器比較狀態(tài)表和工作波形一樣。電路結構不同：

異步二進制加法計數(shù)器的電路組成：將觸發(fā)器接成計數(shù)觸發(fā)器；最低位觸發(fā)器用計數(shù)脈沖

CP觸發(fā)，其他觸發(fā)器用低位輸出的下降沿（或上升沿）觸發(fā)。

同步二進制加法計數(shù)器的電路組成：將觸發(fā)器接成T觸發(fā)器；各觸發(fā)器都用計數(shù)脈沖

CP觸發(fā)，最低位觸發(fā)器的T

輸入為

1，高位觸發(fā)器的

T

輸入為其低位各觸發(fā)器輸出信號相與，只有低位觸發(fā)器輸出都為1時，高位觸發(fā)器的狀態(tài)在CP脈沖作用下才會改變。6.3.2同步計數(shù)器

00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3計數(shù)器狀態(tài)計數(shù)順序根據(jù)狀態(tài)表分析同步二進制加法計數(shù)規(guī)律Q0每輸入一個CP，狀態(tài)就翻轉一次。

Q1在其低位Q0輸出為1

時，來一個時鐘CP狀態(tài)就翻轉一次，否則不變。

Q2在其低位Q0和Q1均為1

時，來一個時鐘CP狀態(tài)翻轉一次，否則不變。

Q3在其低位Q0、Q1和Q2均為1

時，來一個時鐘CP狀態(tài)翻轉一次，否則不變。1、同步二進制加法計數(shù)器

因此，應將各觸發(fā)器接成

T

觸發(fā)器；并接成T0=1，

T1=Q0n，

T2=Q1nQ0n，

T3=Q2nQ1nQ0n。即：最低位觸發(fā)器

T輸入為

1，其他觸發(fā)器

T

輸入為其低位Q輸出信號相與。這樣，各觸發(fā)器當其低位輸出信號均為1

時，來一個時鐘CP狀態(tài)就翻轉一次，否則不變。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3計數(shù)器狀態(tài)計數(shù)順序10根據(jù)狀態(tài)表分析同步二進制加法計數(shù)規(guī)律FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRDCORDRRRR計數(shù)開始前先清零CPC1C1C1C1

各觸發(fā)器都用CP

觸發(fā)1.同步二進制加法計數(shù)器一、同步二進制計數(shù)器FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRDCOCO=Q3nQ2nQ1nQ0nJ2

=K2=Q1nQ0nJ0

=K0=1J1

=K1=Q0n1.寫方程式(1)

輸出方程(2)

驅動方程J3

=K3=Q2n

Q1nQ0nFF01J1K1FF11J1KQ0nFF21J1KQ0nQ1n&&FF31J1KQ0nQ2n&&Q1n1.寫方程式Q0n+1

=J0Q0n+K0Q0n=

1

Q0n+1

Q0n=Q0nQ1n+1

=J1Q1n+K1Q1nQ2n+1

=J2Q2n+K2Q2nJ0K0J1K1J2K2(3)

狀態(tài)方程=

Q0nQ1n

+Q0n

Q1nQ3n+1

=J3Q3n+K3Q3n=

Q2n

Q1nQ0nQ3n+Q2nQ1nQ0n

Q3nJ3K3=

Q1nQ0nQ2n+Q1n

Q0n

Q2nFF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRDCOFF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRDCO設計數(shù)器從0000開始計數(shù)。2.列狀態(tài)轉換真值表設電路初始狀態(tài)為Q3Q2Q1Q0=0000，則0011010010100000010110110001COQ0n+1Q1n+1Q2n+1Q3n+1Q0nQ1n輸出次態(tài)現(xiàn)態(tài)00010000100010100001001001000000111011100110100000Q2nQ3n0001011010005432計數(shù)脈沖序號019876001101001010001000010010010000001110111001101001011010111015141312

電路在輸入第十六個計數(shù)脈沖CP

后，返回到初始的0000狀態(tài)，同時進位輸出端CO輸出一個負躍變的進位信號。因此，該電路為十六進制加法計數(shù)器。2.同步二進制減法計數(shù)器00001610001501001411001300101210101101101011109000181001701016110150011410113011121111100000Q0Q1Q2Q3計數(shù)器狀態(tài)計數(shù)順序

由狀態(tài)表可知，要實現(xiàn)4位二進制減法計數(shù)，必須在輸入第一個減法計數(shù)脈沖時，電路的狀態(tài)由0000變?yōu)?111。為此，將二進制加法計數(shù)器中觸發(fā)器的輸出信號由

Q端控制改為Q端控制，即可構成同步二進制減法計數(shù)器。同步與異步二進制加法計數(shù)器比較狀態(tài)表和工作波形一樣。電路結構不同：

異步二進制加法計數(shù)器的構成方法：將觸發(fā)器接成T?觸發(fā)器；最低位觸發(fā)器用計數(shù)脈沖

CP觸發(fā)，其他觸發(fā)器用低位輸出的下降沿（或上升沿）觸發(fā)。

同步二進制加法計數(shù)器的構成方法：將觸發(fā)器接成

T觸發(fā)器；各觸發(fā)器都用計數(shù)脈沖

CP觸發(fā)，最低位觸發(fā)器的T

輸入為

1，其他觸發(fā)器的

T

輸入為其低位各觸發(fā)器輸出信號相與。6.3.2同步計數(shù)器

在異步二進制計數(shù)器中，高位觸發(fā)器只有接收到低位觸發(fā)器送來的進位或借位信號時，狀態(tài)才會翻轉，各級觸發(fā)器的狀態(tài)是逐級更新的，完成一次計數(shù)的時間為各觸發(fā)器翻轉時間的和；而在同步二進制計數(shù)器中，各級觸發(fā)器狀態(tài)的更新是同時的，完成一次計數(shù)的時間為一個觸發(fā)器的翻轉時間，因此,同步計數(shù)器的計數(shù)速度比異步計數(shù)器快得多，使用更普遍。異步計數(shù)器只有在計數(shù)速度很低的情況下才采用。功能點評74LS161CPQ0Q1Q2Q3COD074LS161和74LS163邏輯功能示意圖74LS163CTTCTPCRLDD1D2D3CRLD14131211654391151472計數(shù)狀態(tài)輸出端,從高位到低位依次為

Q3、Q2、Q1、Q0。進位輸出端并行置數(shù)數(shù)據(jù)輸入端。計數(shù)脈沖輸入端，上升沿觸發(fā)。計數(shù)控制端，高電平有效。

CR

為異步清零控制端，低電平有效。

LD為同步置數(shù)控制端，低電平有效。3、集成同步二進制計數(shù)器74LS161和74LS163CO=Q3Q2Q1Q0

異步清零0保持×××××0×11保持××××××011計數(shù)××××1111d0d1d2d3d0d1d2d3××0100000××××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR

說明輸出輸入74LS161的功能表

CR=0

時，不論有無CP

和其他信號輸入，計數(shù)器被置0。00000d0d1d2d3d0d1d2d301

當

CR=1、LD=0

，在CP

上升沿到來時，并行輸入的數(shù)據(jù)d3~d0被置入計數(shù)器。

當

CR=LD=CTT=CTP=1

時，在計數(shù)脈沖的上升沿作用下進行4位二進制加法計數(shù)。CO＝0,

在計數(shù)至“1111”時，CO

＝1，可作高位計數(shù)器CTT、CTP的級聯(lián)號。111100

當

CR=LD=1，且CTT和CTP中有0

時，計數(shù)器狀態(tài)保持不變。1111同步置數(shù)CO＝0(1)異步清零功能:CR為低電平時，計數(shù)器置0，置0信號優(yōu)先其他所有輸入信號。

(2)同步并行置數(shù)功能：LD為低電平0時，計數(shù)器同步置數(shù)。

(4)計數(shù)功能:CR

=LD=CTT=CTP=1時，計數(shù)器在CP上升沿作用下計數(shù)。(3)保持功能：CR

=LD=1，CTT

和CTP

中有0時，計數(shù)器狀態(tài)不變74LS161的功能表

CO=Q3Q2Q1Q0

異步清零0保持×××××0×11保持××××××011計數(shù)××××1111d0d1d2d3d0d1d2d3××0100000××××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR

說明輸出輸入1

邏輯功能同步置數(shù)74LS161與74LS163的功能比較

CO=Q3Q2Q1Q0

同步清零0保持×××××0×11保持××××××011計數(shù)××××1111d0d1d2d3d0d1d2d3××0100000×××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR

說明輸出輸入74LS163CO=Q3Q2Q1Q0

異步清零0保持×××××0×11保持××××××011計數(shù)××××1111d0d1d2d3d0d1d2d3××0100000××××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR

說明輸出輸入74LS161

74LS161與

74LS163的差別是：“161”為異步清零，“163”為同步清零。其他功能及管腳排列完全相同。同步置數(shù)同步置數(shù)電路應用提示

74LS161具有異步置零、同步置數(shù)、保持和計數(shù)四種功能。其中異步置0優(yōu)先級別最高，其次是同步置數(shù)，第三是保持，計數(shù)級別最低。在計數(shù)過程中，根據(jù)功能優(yōu)先順序，工作分三種情況：

①如CR端出現(xiàn)低電平置0

信號時，計數(shù)器立即終止計數(shù)并被強迫置0。

②如CR=1

，如LD端出現(xiàn)低電平同步置數(shù)信號時，計數(shù)器并不能置數(shù)，只有在下一個CP上升沿作用下，才能迫使D3~D0輸入的數(shù)據(jù)置入計數(shù)器。

③如CR=LD=1

，如出現(xiàn)CTP或CTT或CTP和CTT同時為低電平時，則計數(shù)器停止計數(shù)，并保持輸出狀態(tài)不變。

計數(shù)器可以從0000狀態(tài)開始計數(shù)，也可從置入的預置數(shù)狀態(tài)開始計數(shù)。當從0000狀態(tài)開始計數(shù)時，直至計滿1111后，再返回0000狀態(tài)，實現(xiàn)十六進制計數(shù)，此后又開始新的計數(shù)循環(huán)。4.利用同步置數(shù)功能獲得N進制計數(shù)器步

驟(1)

寫出N進制計數(shù)器輸出狀態(tài)SN-1的二進制代碼。(2)

寫出反饋置數(shù)函數(shù)。根據(jù)SN-1寫出同步置數(shù)控制端的邏輯表達式。(3)

畫連線圖。主要根據(jù)反饋置數(shù)函數(shù)畫連線圖。利用同步置數(shù)功能置入計數(shù)起始數(shù)據(jù)，通常取D3D2D1D0=0000，并置入計數(shù)器，在輸入第N-1個計數(shù)脈沖

CP時，將計數(shù)器輸出Q3、Q2、Q1、Q0端中的高電平1

通過與非門輸出的低電平0

加到同步置數(shù)端LD上，這樣，在輸入第N個計數(shù)脈沖時，D3~D0端輸入的數(shù)據(jù)被置入計數(shù)器，使其返回到初始的預置數(shù)狀態(tài)，從而實現(xiàn)N進制計數(shù)。74LS161Q0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CP(3)畫連線圖。將D0～D3接地。計數(shù)輸入輸出端

設計數(shù)器從Q3Q2Q1Q0=0000狀態(tài)開始計數(shù)。因此，應取D3D2D1D0=0000。解：(1)寫出S10-1

的二進制代碼。S10-1=S9=1001(2)寫出反饋置數(shù)函數(shù)。1&LD=Q3Q0[例]試用

74LS161的同步置數(shù)功能構成十進制計數(shù)器。11(3)畫連線圖。D0～D3接任意數(shù)據(jù)解：(1)寫出S10

的二進制代碼。S10=1010(2)寫出反饋歸零函數(shù)。CR=Q3Q1[例]

試用

74LS161的異步置0功能構成十進制計數(shù)器。74LS161Q0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CP計數(shù)輸入輸出端1&1由S50=00110010可得計數(shù)器異步清零端的反饋歸零函數(shù)為CR=Q1

Q0

Q1

。這時，與非門輸出低電平0，計數(shù)器被置零，從而實現(xiàn)了五十進制計數(shù)。[例]由兩片74LS161級聯(lián)組成的五十進制計數(shù)器。CPCOD0CTTCTPCRLDD1D2D3Q0Q1Q2Q3174LS161(1)××××COD0CTTCTPCRLDD1D2D3Q0

Q1

Q2

Q3

74LS161(2)&××××計數(shù)輸入利用同步置0功能獲得N進制計數(shù)器的方法和同步置數(shù)相同。即在CP端輸入N-1個計數(shù)脈沖時，將計數(shù)器輸出Q3~Q0端中的高電平1通過與非門輸出的低電平0加到同步置0端CR，這時計數(shù)器并不能被置0，這樣，在輸入第N個計數(shù)脈沖時，計數(shù)器被置0，回到初始的0狀態(tài)，從而實現(xiàn)N進制計數(shù)。因此，應根據(jù)輸入N-1個計數(shù)脈沖時計數(shù)器Q3~Q0輸出的高電平寫出CR的反饋函數(shù)。應當指出，利用同步置0功能獲得N進制計數(shù)器時，D0~D3端可接任意數(shù)據(jù)。

5.利用同步置0功能獲得N進制計數(shù)器(3)畫連線圖。D0～D3接任意數(shù)據(jù)解：(1)寫出S10-1

的二進制代碼S10=S9=1001(2)寫出反饋歸零函數(shù)CR=Q3Q0[例]

試用

74LS163的同步置0功能構成十進制計數(shù)器。CT74LS163Q0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CP××××輸出端11&6、同步二進制加/減計數(shù)器討論JK觸發(fā)器組成的二進制計數(shù)器的工作原理時已經知道：如從Q端輸出信號為加法計數(shù)器，如從Q端輸出信號時為減法計數(shù)器。在加/減計數(shù)器中,JK

觸發(fā)器都是共用的。因此，實現(xiàn)加/減計數(shù)的關鍵是加入組合邏輯電路，在加/減控制信號的作用下，可以將Q或Q端加到相鄰高位觸發(fā)器的CP輸入端上。這樣，就實現(xiàn)了加／減計數(shù)。

二、同步十進制加法計數(shù)器

同步十進制加法計數(shù)器通常是在四位同步二進制加法計數(shù)器的基礎上經過適當?shù)男薷墨@得的。也可利用反饋歸零法和反饋置數(shù)法將四位同步二進制加法計數(shù)器構成同步十進制同步加法計數(shù)器，在前面已有介紹，這里不再重復。FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRDCO二、同步十進制加法計數(shù)器RDRRRR計數(shù)開始前先清零CPC1C1C1C1

各觸發(fā)器都用CP

觸發(fā)FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRDCOFF01J1K1FF11J1KQ0nQ3n&Q3nQ0nFF31J1KQ1nQ2n&Q0nFF21J1KQ0nQ1n&&設計數(shù)器從0000狀態(tài)開始計數(shù)。由圖可看出：J0＝K0＝1，F(xiàn)F0為T?觸發(fā)器J1＝Q3Q0、K1＝Q0，在FF3為0態(tài)時Q3＝1，J2＝K2＝Q2Q0，F(xiàn)F1和FF2

都為T觸發(fā)器

故FF0～FF2組成三位二進制計數(shù)器。當計到7時，Q3Q2Q1Q0＝0111，這時J3＝Q2Q1Q0＝1，K3＝Q0＝1，F(xiàn)F3為T?觸發(fā)器。當輸入第8個CP時FF3由0態(tài)翻到1態(tài)，Q3Q2Q1Q0＝1000狀態(tài)，這時Q3＝0，使J1＝K1＝0、J2＝K2＝0，J3＝K3＝0。這時，只有FF0具備翻轉條件。當輸入第9個CP時計數(shù)器狀態(tài)為1001，這時CO＝1，J1＝0,K1＝1、J2＝K2＝0，J3＝0、K3＝1.輸入第10個CP時，計數(shù)器翻回到初使的0000狀態(tài)。CO由1變0，同時CO輸出一個負躍變的進位信號。從而實現(xiàn)了十進制計數(shù)CO=Q3nQ0nJ2

=K2=Q1nQ0nJ0

=K0=1J1

=Q3n

Q0n，K1=Q0n1.寫方程式(1)

輸出方程(2)

驅動方程FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRDCOFF01J1K1FF11J1KQ0nQ3n&Q3nQ0nFF31J1KQ1nQ2n&Q0nFF21J1KQ0nQ1n&&J3

=Q2n

Q1nQ0n，K3=Q0n具體分析1.寫方程式Q0n+1

=J0Q0n+K0Q0n=

1

Q0n+1

Q0n=Q0nQ1n+1

=J1Q1n+K1Q1nQ2n+1

=J2Q2n+K2Q2nJ0K0J1K1J2K2(3)

狀態(tài)方程=

Q3nQ0nQ1n

+Q0n

Q1nFF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRDCOQ3n+1

=J3Q3n+K3Q3n=

Q2n

Q1nQ0nQ3n+Q0n

Q3nJ3K3=

Q1nQ0nQ2n+Q1n

Q0n

Q2n2.列狀態(tài)轉換真值表設電路初始狀態(tài)為Q3Q2Q1Q0=0000，則電路在輸入第十個計數(shù)脈沖后返回到初始的0000狀態(tài)，同時CO

向高位輸出一個下降沿的進位信號。因此，該電路為同步十進制加法計數(shù)器。0011010010100000010110110001COQ0n+1Q1n+1Q2n+1Q3n+1Q0nQ1n輸出次態(tài)現(xiàn)態(tài)00010000100010100001001001000000111011100110100000Q2nQ3n0001011010005432計數(shù)脈沖序號019876正如“161”與“163”一樣，“160”與“162”的差別是：“160”為異步清零，“162”為同步清零；“160”與“162”的管腳以及其他功能完全相同。74LS160CPQ0Q1Q2Q3COD074LS162CTTCTPCRLDD1D2D3CRLD14131211146543912710

三、集成同步十進制計數(shù)器1、集成同步十進制計數(shù)器74LS160和74LS162

CO=Q3Q0

異步清零0保持×××××0×11保持××××××011計數(shù)××××1111d0d1d2d3d0d1d2d3××0100000××××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR輸出輸入

CO=Q3Q0

同步清零0保持×××××0×11保持××××××011計數(shù)××××1111d0d1d2d3d0d1d2d3××0100000×××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR輸出輸入74LS160與74LS162的功能表

74LS16074LS162×

進位輸出CO

在輸入第9個計數(shù)脈沖時為高電平，在輸入