材料化學 課件 13-6.集成電路用互聯(lián)材料化學

高等材料化學（集成電路材料）第二講：互聯(lián)及介電材料化學2.1集成電路用互聯(lián)材料化學2.2集成電路用介電材料化學第二講：互聯(lián)及介電材料化學目錄隨著芯片尺寸減小，更多的互聯(lián)材料被使用互聯(lián)材料（Interconnectmaterials）連接電子器件中不同組件或器件之間的材料作用：傳遞電信號、電能和熱量應用：制造電路板、芯片封裝、集成電路互連、電線電纜等集成電路用互聯(lián)材料化學英特爾7納米芯片截面圖鋁銅合金互聯(lián)材料鋁(Al)互聯(lián)材料鈷(Co)互聯(lián)材料尋找更優(yōu)越的互連材料逐漸成為集成電路領域發(fā)展進步的關鍵之一集成電路用互聯(lián)材料化學互聯(lián)材料的發(fā)展路線圖

銅(Cu)互聯(lián)材料釕(Ru)互聯(lián)材料猶如高速公路或管道，傳輸電子，將晶體管與其他器件相互連接，發(fā)揮作用SemiconductorEngineering,2017構建出的元件需連接起來才能實現(xiàn)電力與信號的發(fā)送與接收低電阻率熱化學穩(wěn)定性高可靠性制造成本金屬因其具有導電性而被用于電路互聯(lián)，但需滿足以下條件：集成電路用互聯(lián)材料化學7主要應用場景：是小尺度上的區(qū)域互聯(lián)，用于連接相鄰晶體管早期互聯(lián)工藝：多晶硅/硅化物疊層DRAM:WSi2&W/WN內存：CoSi2

硅化物演變特征尺寸縮小TiSi2>180nmCoSi2180-90nmNiSi2>10nm集成電路用互聯(lián)材料化學由于缺少干法刻蝕工藝，在大馬士革工藝發(fā)明之前，銅遲遲無法取代鋁自1960年集成電路(IC)誕生初期，鋁(互聯(lián)材料)

+

二氧化硅(介電材料)是IC互連技術的主力軍。隨著晶體管集成密度的不斷提高，互連線線寬不斷降低，鋁互連的尺寸效應愈發(fā)顯著鋁銅合金互聯(lián)材料作為過渡

20世紀90年代，大馬士革工藝

(Damascene

Process)問世，銅互聯(lián)成為主流先在介電層上蝕刻金屬導線用的圖膜然后再填充金屬以實現(xiàn)多層金屬互連單鑲嵌結構雙鑲嵌結構Springer,NewYork.(2009)

集成電路用互聯(lián)材料化學優(yōu)勢電阻率低（2.85×10-8

Ω?m）與硅之間可形成肖特基勢壘工藝簡單與硅的接觸電阻較低劣勢遷移率差（<10

6A/cm

2）易發(fā)生電遷移易發(fā)生形變和損壞尖楔現(xiàn)象隨著集成電路制程的縮小，鋁開始無法滿足集成電路行業(yè)的要求集成電路用互聯(lián)材料化學鋁(Al)互聯(lián)工藝優(yōu)勢電阻率低（1.7×10-8

Ω?m）較好的機械性能導熱性較好（3.57K/W）節(jié)約成本劣勢需要阻擋層薄膜電阻率高(5.23～9.98×10

-7Ω·m）在芯片工藝邁入30nm時，銅互連開始遇到瓶頸集成電路用互聯(lián)材料化學銅(Cu)互聯(lián)工藝集成電路用互聯(lián)材料化學化學機械拋光(ChemicalMechanicalPolishing,CMP)工藝IBM在1998推動進入產線工作過程：拋光頭將晶圓待拋光面壓抵在粗糙的拋光墊上，借助拋光液腐蝕、微粒摩擦、拋光墊摩擦等耦合實現(xiàn)全局平坦化終點檢測系統(tǒng)：實現(xiàn)3—10nm分辨率的實時厚度測量防止過拋

拋光頭：可全局分區(qū)施壓的，響應實時監(jiān)測的膜厚數(shù)據(jù)，使晶圓拋光后表面粗糙度小于0.5nm高端的研磨液、研磨墊等我國給率低整理器DiamondConditioner壓力pressure平臺Platform拋光墊Polishing

Pad晶圓Wafer拋光液SlurryWafercarrier終點探測EndpointDetectionCMP設備的基本構造僅縮減填充Cu的尺寸，不縮減阻擋層與襯墊層的尺寸→

Cu線路表面及內部晶界電阻快速上升如果縮減阻擋層與襯墊層的尺寸→

Cu向介質層內擴散→降低互聯(lián)線路可靠性研究方向采用更低電阻、阻擋Cu擴散能力更強的材料制作“自形成”阻擋層(如WCN和MnN)新興互聯(lián)材料：采用更不易擴散的填充金屬取代Cu(Co、Ru、Mo等)潛在互聯(lián)金屬體電阻率ρ0與平均自由程λ的乘積–內聚能圖ρ0×λ：尺寸微縮過程中的導電性能

(較短的電子平均自由程使金屬在尺寸微縮時電阻上升的趨勢較弱)金屬內聚能：抗電遷移與抗擴散性能Proceedingsof2018IEEEInternationalInterconnectTechnologyConference(IITC).2018,154–156互聯(lián)線路尺寸微縮(亞10nm)下的發(fā)展瓶頸集成電路用互聯(lián)材料化學銅(Cu)互聯(lián)瓶頸Co填充后的通孔電阻僅為Cu填充的約60%

Co互聯(lián)線路在抗電遷移性能方面表現(xiàn)出更優(yōu)異的性能Co填充互聯(lián)系統(tǒng)的失效時間是Cu填充系統(tǒng)的約104倍Proceedingsof2018IEEEInternationalInterconnectTechnologyConference(IITC).2018.144-147

集成電路用互聯(lián)材料化學英特爾于2017年在其10nm節(jié)點中公布了對于Co基互聯(lián)材料的應用，在線寬最小的M0與M1互聯(lián)層,采用Co金屬化互聯(lián)工藝鈷(Co)互聯(lián)Proceedingsof2018IEEEInternationalReliabilityPhysicsSymposium(IRPS).2018.6E.3-1-6E.3-5

Co互聯(lián)線路生產流程PVDTi

+

ALDTiN沉積用于阻擋層與粘附層PVDCo沉積初始Co籽晶層并通過CVD填充Co退火工藝促進Co回流填充縫隙、增大晶粒與去除雜質PVD沉積厚Co層實現(xiàn)過覆蓋CMP去除過沉積Co層并實現(xiàn)表面拋光資源：AppliedMaterials鈷在納米級互聯(lián)中的應用潛力高集成電路用互聯(lián)材料化學在眾多候選的新一代互聯(lián)材料中，Ru是繼Co之后，在納米級互聯(lián)技術中得到優(yōu)先研究的材料其電阻隨尺寸微縮的上升較緩，在納米級尺寸下電阻顯著低于Co，與Cu性能大致相當具有比Cu和Co更高的熔點與內聚能，因此有更高的抗電遷移性能與可靠性，這使得Ru成為5nm技術節(jié)點之后最有希望代替Cu與Co的金屬之一導電性能:

ALDRu互聯(lián)工藝在14nm線寬之下將優(yōu)于2nm阻擋層的Cu互聯(lián)，在8nm線寬之下進一步優(yōu)于1nm阻擋層的Cu互聯(lián)?？闺娺w移能力:

盡管只采用0.25nmTiN層，10nm線寬的Ru線路在300℃、5MA/cm2測試條件下經(jīng)過1200h未發(fā)生電阻變化，表現(xiàn)出比Cu更好的抗電遷移能力在200℃、5MV/cm電場下，