112G高速互連白皮書2023

112G高速互連白皮書IIIODCC-2022-03006目錄版權聲明 I編制說明 II前言 III一、背景介紹 9二、112G高速互連系統(tǒng)設計 10（一）互連設計方案 10高速互連通用形式 10板內(nèi)中短距芯片方案 10跨背板長距芯片方案 11（二）芯片到光模塊方案 11共封裝方案CPO 11近芯片NPO方案 12傳統(tǒng)可插拔方案 13（三）高速互連的設計關鍵 14高速通道特性 14大電流電源設計 16互連成本 16（四）112G收發(fā)器（SerDes） 16通道損耗對信號的劣化 17PAM4、FEC、誤碼傳播 19架構特性 21IV112G高速互連白皮書 ODCC-2022-03006三、112G高速互連系統(tǒng)測試技術 21（一）測試背景與需求解析 211．測試環(huán)境說明 23（二）發(fā)射機測試項目 25電發(fā)射機測試 25光發(fā)射機測試 26（三）接收機測試項目 27電接收機測試 27光接收機測試 28FEC性能測試 29（四）線纜及PCB背板通道測試項目 30無源及有源銅纜（DAC及AEC）測試 30PCB背板測試 30四、112G高速互連系統(tǒng)仿真技術 31（一）典型的鏈路拓撲 31（二）無源仿真 32封裝仿真 32過孔仿真 33連接器和線纜仿真 35無源鏈路仿真拓撲 36（三）有源仿真 36（四）仿真結(jié)果的評估 37無源仿真結(jié)果 37V112G高速互連白皮書 ODCC-2022-03006COM仿真結(jié)果 38PAM4模型仿真結(jié)果 39光電聯(lián)合仿真（EOE仿真） 40五、112G高速互連PCB技術 41（一）高速系統(tǒng)PCB技術需求概述 41（二）112G高速互連系統(tǒng)PCB板材需求 42PCB板材的玻璃布技術趨勢及要求 42PCB板材的銅箔技術趨勢及要求 43（三）112G高速互連PCB信號完整性要求 44信號完整性關鍵控制點 45PCB信號完整性測試建議 47PCB關鍵技術規(guī)格設計建議 48六、112G高速互連背板連接器技術 49（一）Backplane/B2B連接器介紹及應用概況 49Backplane/B2B連接器簡介 49Backplane/B2B連接器應用概覽 50（二）連接器SI評估條件要求 53（三）連接器SI指標 54（四）連接器機械/電氣/環(huán)境評估條件要求 58七、112G高速互連IO連接器技術 63（一）112G高速IO連接器介紹及應用概況 63112G高速I/O連接器簡介 63112G高速I/O連接器應用概覽 64VI112G高速互連白皮書 ODCC-2022-03006（二）112G高速I/O連接器接口類型 64（三）112G高速I/O連接器設計 65（四）結(jié)構設計（以QSFP112為例） 67（五）電氣性能要求 68測試方法（以QSFP112為例） 68測試報告參考模板（以QSFP112為例） 74高速SI規(guī)格相關測試方法補充 75八、112G高速互連高速銅纜技術 79（一）高速銅纜介紹及運用概況 79高速銅纜簡介 79高速銅纜運用概況 80（二）112G系列高速銅纜接口類型 82（三）高速銅纜設計 83銅纜結(jié)構設計 83銅纜電路設計 83管理界面標準 84（四）高速銅纜的測試和認證 87信號完整性測試項目要求及方法 87電氣可靠性測試要求 88機械可靠性測試要求 88環(huán)境可靠性測試要求 89液冷兼容性測試要求 89測試報告參考模板 90VII112G高速互連白皮書 ODCC-2022-03006九、112G高速互連高液冷技術 90（一）浸沒式液冷環(huán)境下高速傳輸技術介紹及應用概況 90浸沒式液冷環(huán)境簡介及應用概況 90浸沒式液冷環(huán)境對高速傳輸技術的影響 91（二）浸沒式液冷環(huán)境下高速連接器及線纜設計 91結(jié)構設計 92SI設計 92（三）浸沒式液冷環(huán)境下高速無源器件測試和認證 97測試項目要求及方法 97可靠性測試要求 98一、背景介紹數(shù)據(jù)中心作為新基建的重要“底座”，是助推數(shù)字經(jīng)濟發(fā)展的重要力量。在國家戰(zhàn)略的指引下，推進數(shù)據(jù)中心產(chǎn)業(yè)高質(zhì)量發(fā)展，成為全行業(yè)“十四五”隨著人工智能、大數(shù)據(jù)、分布式存儲以及邊緣計算等技術的發(fā)展及廣泛應用，數(shù)據(jù)中心對高吞吐和大帶寬的需求越發(fā)迫切，除了需要處理指數(shù)級增長的數(shù)據(jù)量和分布式低延遲處理之外，在超大規(guī)模數(shù)據(jù)中心內(nèi)，硬件加速器和深度學習功能的集成也正在以更高的功率消耗來獲取更高的帶寬，對數(shù)據(jù)中心的建設也帶來了更高的挑戰(zhàn)和要求。網(wǎng)絡硬件作為數(shù)據(jù)中心的基礎構成，物理層網(wǎng)絡鏈路也應該遵循簡單、高25G/50G400G/800G，1.6T。作為超大規(guī)模數(shù)據(jù)中心不可或缺12.8Tb/s、25.6Tb/s512SerDes100Gb/s速度運行。在可提供100G、200G、400G、800GIDC圖1以太網(wǎng)單通道速率的提升&總體速率的提升（EthernetAlliance）3010M56G，得物理層高速互連設計的難度也越來越大，是網(wǎng)絡設備的主要技術難點之一。112Gbps9112G高速互連白皮書 ODCC-2022-03006方案的挑戰(zhàn)。本文討論和介紹可能的系統(tǒng)互連硬件實現(xiàn)方案和設計關鍵，這些應用方案可能在112G系統(tǒng)開發(fā)中得到廣泛的應用。二、112G高速互連系統(tǒng)設計（一）互連設計方案高速互連通用形式在一個典型的系統(tǒng)中芯片對芯片、芯片對光模塊、光模塊對光模塊之間的連接，通過連接器、PCB傳輸線、銅電纜或者光纖互連。這些互連可以是單向的或雙向的、光的或電的，并且可以支持一定范圍的數(shù)據(jù)速率，通常他們各自需要滿足對應的接口標準。對于每個互連形式，設計中的考慮因素包括：鏈路性能、成本、工作溫度、可加工可裝配性、長期可靠性等。圖2112G可能的高速互連形式板內(nèi)中短距芯片方案同一PCB板卡內(nèi)或子卡上的兩個芯片之間互連，是最簡單的形式。這種方案的長度相對較短，從50mm到500mm不等，可以包括一個或者多個連接器。10112G高速互連白皮書 ODCC-2022-03006圖3中短距芯片間互連典型方案模型1 圖4中短距芯片間互連典型方案模型2CEI-112G-MR-PAM4，20dB500mmPCBcablecomFEC1e-15跨背板長距芯片方案芯片通過機箱內(nèi)的背板或者中間板在不同板卡之間進行通信，一般經(jīng)過的連接器量為1個（如正交方案）和兩個（傳統(tǒng)背板方案），設計目標長度通常為1m。圖5傳統(tǒng)背板方案模型 圖6正交背板方案這種方案通常為電氣接口，可以遵循的標準為100GBASE-KR1、200GBASE-KR2、 400GBASE-KR4和CEI-112G-LR-PAM4，是112G互連系統(tǒng)的最大損耗鏈路主要的設計要求：com要求、插入損耗要求、回損要求、差共模轉(zhuǎn)換要求。（二）芯片到光模塊方案CPO這種方案將芯片和光器件封裝在一個基板中，共封裝的解決方案提供了高質(zhì)量的信號通道，具有以下主要特點：近距離、非常好的信號完整性、低功耗、11112G高速互連白皮書 ODCC-2022-03006低成本、可實現(xiàn)光器件的無DSP方案；更適合多通道、無需解決傳統(tǒng)可插拔光模塊的散熱。當前的缺點是可維護性差，且不利于產(chǎn)業(yè)合作。圖7CPO互連方案圖8CPO互連方案布局圖CPOOIFCEI-112G-XSRXSR+協(xié)議,設計目標損耗最高10dB（XSR）13dB（XSR+）bumptobump，傳輸線差分阻抗為92.5ohm，50mmcomFEC10e-15。圖9XSR協(xié)議應用模型 圖10XSR協(xié)議應用模型NPOCPONPO而是放置在離主機芯片非常近的位置，相對傳統(tǒng)可插拔方案，仍然實現(xiàn)了近距DSP可維護性一般。12112G高速互連白皮書 ODCC-2022-03006圖11NPO互連方案 圖12NPO互連方案布局圖NPOCEI-112G-XSRCEI-112G-LINEARhost7dB，可通過封裝基板（50mm）PCBcomFEC10e-15。圖13linear標準要求傳統(tǒng)可插拔方案截止到現(xiàn)在，在設備的前面板上支持可插拔模塊是應用最廣泛的方案。圖14傳統(tǒng)可插拔方案圖15CEI-112G-VSR設計要求13112G高速互連白皮書 ODCC-2022-03006這種方案是工程師最熟悉的設計，可以遵循標準為CEI-112G-LINEAR，CEI-112G-VSR和IEEE100GAUI-1C2MIEEE200GAUI-2C2MIEEE400GAUI-4C2M標準。cable100GBASE-CR1,200GBASE-CR2和400GBASE-CR4200mmPCB器以及光模塊上的電容。21前常用材料的理論最大長度預估，實際設計時需綜合考慮其他設計因素如過孔損耗等。表1CEI-112G-VSR協(xié)議可支持的設備側(cè)長度分析鏈路材料損耗（dB/inch）設備最大設計長度低損耗板材1.39.2inch超低損耗板材112inch極低損耗板材0.717inch線纜cable0.524inch（三）高速互連的設計關鍵10Gb/s、25Gb/s56Gb/s112Gb/s的開發(fā)工作，以滿足更高的數(shù)據(jù)速率需求。然而，傳統(tǒng)銅互連的帶寬受到嚴重限制，使用高速通道的設計越來越困難。同時，芯片功耗的劇烈上升，使得互連設計中電源通道設計的挑戰(zhàn)成倍增加。高速通道特性高速通道的實現(xiàn)由可支撐的損耗預算決定損耗由鏈路長度、板材、連接器、過孔等無源損耗節(jié)點決定。14112G高速互連白皮書 ODCC-2022-03006在網(wǎng)絡設備中，前面區(qū)域通常由用于系統(tǒng)間通信的光模塊占據(jù)，而系統(tǒng)內(nèi)的板卡通信通過背板/中板連接。為了支持合理的系統(tǒng)尺寸，系統(tǒng)背板/中面板1m112Gb/s距離已經(jīng)需要使用先進的低損耗電路材料和高性能連接器來滿足損耗預算。芯片基片和印刷電路板（PCB）材料（介質(zhì)和導體）56G112GPCB30%左右，詳細內(nèi)容參考第PCB圖16PCB板材性能改進在考慮高速通道設計時，傳統(tǒng)的方案是典型的PCB銅導線和連接器結(jié)構，但潛在的電氣互連方案可能是：被性能更好的cable取代。cable的設計也有自己的挑戰(zhàn)，尤其是在裝配過程和返工操作中，以及cable帶來的成本問題。將中繼芯片引入信號通道以增加成本，功耗和設計復雜性為代價增加了線長覆蓋范圍。對于背板/中板應用，像前面板一樣使用光信號連接，也是一個可能的路徑，以適應不斷增長的數(shù)據(jù)速率和傳輸距離要求。其他需要考慮的重要因素是高速通道各種組件的阻抗和串擾特性，如芯片封裝和連接器，他們可以優(yōu)化整體通道性能。對于112Gbps，回損對低損耗信15112G高速互連白皮書 ODCC-2022-03006道的影響變得很明顯?；谶@一認識，112Gbps的應用將需要更多的權衡插入損耗以外因素的影響。大電流電源設計隨著電源電流的成倍增加，電源通道設計面臨挑戰(zhàn)，ASIC米技術的趨勢以及更高集成度的影響使得設備總功率顯著增加，這實際上需要mv苛的電源設計來滿足要求。表2芯片電流隨信號速率增長的典型數(shù)據(jù)信號速率25Gbps56Gbps112Gbps單芯片最大電流200~400A400~800A700A~1000APCB功耗20~30W30~40W50~60W電源壓差要求±10mv±8mv±4mv需要的2oz層數(shù)246互連成本信號速率翻倍至112Gbps，以損耗為代表的的高速通道困難也會變得難以克服，使得高速互連工程師傾向采用最先進的印刷電路板或電纜技術等各種新方案，這必然帶來成本的上升甚至翻倍，如何平衡性能需求和成本管控，需要全面評估后的謹慎選擇。（四）112G收發(fā)器（SerDes）高速信號在無源通道傳播中會產(chǎn)生畸變，造成接收端信號信噪比（S/N）SerDes恢復的能力。無源通道對信號的影響通常分為：損耗（Loss）、反射（Reflection）和串擾（Crosstalk）。串擾影響是不確定性（Un-Deterministic）（Corrected）；損耗和反射影響是確定性的（Deterministic），理論上可糾SerDesSerDes能力主要表現(xiàn)為對損耗造成16112G高速互連白皮書 ODCC-2022-03006畸變的恢復，因此通常采用信號通過“最大通道損耗”且能恢復來簡單表征SerDes能力。通道損耗對信號的劣化頻域上看，無源通道衰減呈低通特性，低頻損耗小，高頻損耗大，造成信號幅度變小和畸變；從時域上看，高頻衰減使得信號上升下降沿變緩，單位間隔（UI）UI（ISI）噪聲（NISI）。無源通道時域沖激函數(shù)和頻域傳遞函數(shù)分別為：?c?(t)Hc?(s)。圖17通道損耗造成信號畸變示意發(fā)送Tx時域沖擊函數(shù)和頻域傳遞函數(shù)為：?Tx?ffe(t)和HTx?ffe(s)接收Rx時域沖擊函數(shù)和頻域傳遞函數(shù)為：?Rx?EQ(t)和HRx?EQ(s)系統(tǒng)端到端的時域沖擊函數(shù)為：?end2endt=?Tx?ffet??c?t??Rx?EQ(t)系統(tǒng)端到端的頻域傳遞函數(shù)為：Hend2ends=HTx?ffe(s)×Hc?(s)×HRx?EQ(s)頻域上看，信號無畸變則系統(tǒng)頻域傳遞函數(shù)接近于“1”，即SerDesTx&Rx的均衡效果HTx?ffe(s)×HRx?EQ(s)盡可能接近于通道傳遞函數(shù)的倒數(shù)(1/Hc?(s))。17112G高速互連白皮書 ODCC-2022-03006時域上看，消除碼間串擾(ISI)，即把被通道損耗展寬的沖擊響應（Pulseresponse）通過均衡壓縮，除了信號采樣時刻（Ts）UI盡量接近零。線性均衡（CTLE）、FFEDFESerDesCTLEDFE位于接收側(cè)，F(xiàn)FE可位于接收和發(fā)送側(cè)，在發(fā)送側(cè)通常稱為FIR（FiniteImpulseResponse）濾波器。如下圖，3FIR在Nyquist1(Main-pre-post)/(Main+pre+post3FIRFFEFFEISI（S/N）。圖18發(fā)送側(cè)FFE恢復信號機制接收線性均衡（CTLE），CTLE（VSR參考接收機）CTLE頻噪聲。CTLE增益曲線通?？刹捎昧銟O點函數(shù)進行表征，為了更好的將Hend2ends接近1/Hc?(s)，CTLEHend2ends。18112G高速互連白皮書 ODCC-2022-03006圖19無源CTLE電路和頻域相應曲線DFE（DecisionfeedbackEQ），時域上，ISI；DFEtap系統(tǒng)的不穩(wěn)定，即誤碼傳播，DFE越大。FFE（FeedForwardEQ）FIR，F(xiàn)FEADDSPFFEFFE沒有負反饋機制，不會造成誤碼傳播，適合于有誤碼系統(tǒng)。圖20FFE和DFE實現(xiàn)機制及DFE時域響應二次反射噪聲也稱為回音（echo）噪聲，回音噪聲非線性，在頻域上體現(xiàn)Ripple，在時域上為毛刺，無法通過線性均衡（CTLEFFE）消除。若回音DFEtap2×DFEtap=2×Td/UIPAM4、FEC、誤碼傳播19112G高速互連白皮書 ODCC-2022-03006NRZPAM411dB。PAM4<1e-15FEC（ForwardErrorCorrection）1e-15以下。FECk（n-k）nFECReedSolomonk）/2100G-KR4RS（514,544,15）編碼，最多可15FEC編碼會加入額外的數(shù)據(jù)冗余，同時FEC編解碼帶來一定的功耗代價和延時（latency）。FEC有效的降低誤碼率，如下圖所示不同RS-FEC編碼糾后誤碼率和信噪比的關系。圖21BERVSSNRFECFECSerDesDFEBitBitBitBitDFENRZFEC0，DFEPAM4SerDesDFEPAM4SerDesDFEDEF，PAM4FFE(數(shù)字)去消除損耗帶來的ISIFFE20112G高速互連白皮書 ODCC-2022-03006（10-30），DSPDSPFFE架構特性112GPAM456Gbps，UI≈18ps。112G對損耗較大的鏈路，純模擬架構難以保證誤碼率，幾乎所有的長鏈路112GSerDes圖22112G基于數(shù)字架構SERDES框圖模擬部分的功耗不會隨著數(shù)據(jù)率增加而增加，而對數(shù)字部分功耗隨波特率增加而增加。從時域看，無源通道損耗越大，通道沖擊響應持續(xù)的時間越長，UIDFE/FFE，SerDes大。112Gbps56GbpsDFE/FFE112GSerDes的功耗不可忽略。針對不同無源通道損耗和應用場景，將112GSerDes112G互連技術的實施帶來了很大挑戰(zhàn)：信號速率的翻倍，電源功耗的劇烈增加，關鍵器件性能的提升和可靠性設計，成本的管控等?？傊枰屑毜难芯浚葬槍λ_定的每一個挑戰(zhàn)的解決方案，實現(xiàn)滿足帶寬要求的經(jīng)濟高效的112G互連解決方案。三、112G高速互連系統(tǒng)測試技術（一）測試背景與需求解析21112G高速互連白皮書 ODCC-2022-03006數(shù)據(jù)中心網(wǎng)絡帶寬的提升需求促進網(wǎng)絡接口速率的不斷提升。當前主流的400G800G100Gbps53-56GBaudPAM4性和兼容性，需要對傳輸鏈路中的發(fā)射機、接收機、及傳輸通道進行測試。從產(chǎn)品形態(tài)分類，包含主機端口、光模塊、線纜、背板等種類，每種產(chǎn)品分別對應不同的測試項目。表3不同產(chǎn)品對應的測試項目交換機/線路卡光模塊有源光纜無源銅纜/有源銅纜背板電發(fā)射機測試√√√光發(fā)射機測試√電接收機測試√√√光接收機測試√通道測試√√112GIEEEbs/cd/ck，OIF-CEI112GVSR/MR/LR等。規(guī)范中對于測試項目、測試方法和指標要求有詳細定義，可以作為測試依據(jù)的參考。IEEEOIF-CEI范作為非強制要求的規(guī)范，應該看作互連接口的基礎要求。數(shù)據(jù)中心用戶可以根據(jù)行業(yè)規(guī)范，制定符合自己要求的需求指標。表4行業(yè)規(guī)范說明規(guī)范名稱線速率說明IEEE802.3ck106GbpsElectricalC2M&C2C&CR1&KR1IEEE802.3cu106Gbps10Km,Single-ModeOpticalFiberat106GbpsperλIEEE802.3db106Gbps50M,MultimodeOpticalFiberat106GbpsperFiberIEEE802.3ct106Gbps10Km,DWDM(densewavelengthdivisionmultiplexing)22112G高速互連白皮書 ODCC-2022-03006OIFCEI-112GVSR72-116Gbpsupto12-16dBlossattheNyquistfrequency,includingoneconnectorOIFCEI-112GMR72-116Gbpsupto20dBlossattheNyquistfrequency,includingoneconnectorOIFCEI-112GLR72-116Gbpsupto28-30dBlossattheNyquistfrequency,includingtwoconnectors測試環(huán)境說明IEEE802.3ck100GAUI-1C2M接口定義為例，host圖23112Ghost發(fā)送測試組網(wǎng)（來源：IEEE802.3ck規(guī)范）23112G高速互連白皮書 ODCC-2022-03006圖24112Ghost接收測試組網(wǎng)（來源：IEEE802.3ck規(guī)范）對電口發(fā)射機和接收機進行測試時，測試組網(wǎng)需要使用夾具將被測端口轉(zhuǎn)接到測試儀表。通常使用示波器作為參考接收機，誤碼儀或碼型發(fā)生器作為參考發(fā)射機進行測試。標準的模塊接口可以使用商用的HCB/MCBQSFPDDOSFPPCB圖25112Ghost接收測試組網(wǎng)（來源：IEEE802.3ck規(guī)范）24112G高速互連白皮書 ODCC-2022-03006（二）發(fā)射機測試項目電發(fā)射機測試主要測試項目：眼高、垂直眼圖閉合（VEC）、轉(zhuǎn)換時間、有效回波損耗（ERL）。電口發(fā)射機的主要測試項目由示波器進行，通過設置被測發(fā)射機輸出標準測試碼型，例如PRBS13Q，由示波器采集眼圖和波形進行參數(shù)分析。在測試前需要先調(diào)節(jié)電發(fā)射機的預加重參數(shù)，以及標準接機的均衡參數(shù)，包括CTLE均衡和DFE均衡。通過調(diào)節(jié)發(fā)端與收端設置使眼圖張開度達到最大以后，再進行其他參數(shù)的測量。下圖為電眼圖測試與轉(zhuǎn)換時間測試的示例圖。圖26均衡后的106G電眼圖圖27上升時間測試截圖25112G高速互連白皮書 ODCC-2022-03006ERLSSERLERL圖28ERL測試示意圖光發(fā)射機測試主要測試項目：TDECQ、平均光功率、消光比、光調(diào)制幅度（OOMA）、RIN_OMA（可選項）。光眼圖的測試主要由光采樣示波器搭配時鐘恢復進行。首先設置被測光發(fā)射機輸出測試碼型，例如SSPRQ，再通過光時鐘恢復和光口示波器進行眼圖的采集。從光眼圖數(shù)據(jù)中可以計算TDECQ、消光比、光調(diào)制幅度等參數(shù)。下圖為光眼圖測試示例截圖。26112G高速互連白皮書 ODCC-2022-03006圖29106GPAM4光眼圖RIN_OMARIN_OMA圖30PAM4光信號RIN測試截圖（三）接收機測試項目電接收機測試主要測試項目：誤碼率、抖動容限、電壓力眼容限（可選項）。27112G高速互連白皮書 ODCC-2022-03006電接收機測試主要由誤碼儀進行，通過配置被測接收機進入環(huán)回模式，將誤碼儀輸入接收機的信號環(huán)回到誤碼檢測端，進行接收機誤碼率和抖動容限的測試。調(diào)節(jié)輸入被測接收機的信號幅度、抖動幅度和抖動頻率，可以測量接收機對信號靈敏度和抖動的容限能力。圖31接收機誤碼率測試截圖對于規(guī)范一致性的電壓力眼測試，需要通過高速示波器、串擾源等設備對電壓力眼信號進行校準。經(jīng)過校準后標定電壓力眼的眼高、VEC、抖動等參數(shù)，再輸入被測接收機進行電壓力眼條件下的抖動容限誤碼測試。另外需要補充說明的是誤碼測試可以使用被測接收機內(nèi)置的誤碼統(tǒng)計功能來代替誤碼儀的誤碼檢測部分。只要被測接收機可以識別并同步誤碼測試的數(shù)據(jù)流（通常為PRBS31Q碼型），并實時統(tǒng)計誤碼率，就可以用于分析被測接收機的一致性測試結(jié)果。光接收機測試主要測試項目：誤碼率、光靈敏度、光壓力眼容限（可選項）。光接收機的測試方法與電接收機類似，區(qū)別是信號環(huán)路由電信號環(huán)回變?yōu)楣庑盘柇h(huán)回。如果被測件是光模塊，可以使用夾具將光模塊的電信號輸出環(huán)回28112G高速互連白皮書 ODCC-2022-03006到誤碼儀誤碼檢測端進行測試；如果被測件是主機上的光口，可以選擇通過光口環(huán)回數(shù)據(jù)后轉(zhuǎn)為電信號，或通過主機內(nèi)部的誤碼統(tǒng)計功能進行分析。光壓力眼的測試步驟相對復雜，需要通過標準光發(fā)射機儀表產(chǎn)生光壓力眼信號，并通過光采樣示波器進行壓力眼的校準。經(jīng)過校準后的光壓力眼信號通過光衰減器輸入被測接收機，調(diào)節(jié)衰減值測試被測接收機壓力眼靈敏度參數(shù)。802.3bs/cd準結(jié)果的示意圖。圖32壓力眼測試校準截圖FEC主要測試項目：FECFECFECFECFECFECFEC4*100GFEC29112G高速互連白皮書 ODCC-2022-03006圖33EC測試結(jié)果示例（四）PCB無源及有源銅纜（DACAEC）測試主要測試項目：差模插入損耗（ILdd）、有效回波損耗（ERL）、模式轉(zhuǎn)換回損（RLcd）、模式轉(zhuǎn)換插損（ILcd）、通道工作裕量（COM）（可選項）。PCB主要測試項目：差模插入損耗（ILdd）、有效回波損耗（ERL）、模式轉(zhuǎn)換回損（RLcd）、模式轉(zhuǎn)換插損（ILcd）、通道工作裕量（COM）（可選項）。對于無源銅纜、有源銅纜、PCB背板通道的測試，標準測試由矢量網(wǎng)絡分析儀進行。通過校準后的網(wǎng)絡分析儀測量提取被測通道的差分S參數(shù)，計算出插入損耗、回波損耗、模式轉(zhuǎn)換損耗等參數(shù)。30112G高速互連白皮書 ODCC-2022-03006COMIEEE802.3及串擾通道（如果為并行多通道接口，則需要測量相鄰串擾通道）SCOM圖34COM測試結(jié)果示例四、112G高速互連系統(tǒng)仿真技術（一）典型的鏈路拓撲112GSerDes/接收端的芯片、芯片封裝、PCB圖35完整的電氣連接鏈路31112G高速互連白皮書 ODCC-2022-03006（二）無源仿真無源鏈路包括了發(fā)送端/接收端芯片的封裝、PCB板、過孔、連接器、背板、線纜和封裝等等。在進行系統(tǒng)設計時，需要針對主要的組件進行仿真。接下來對封裝、過孔、連接器的仿真做簡要介紹。封裝仿真通常，SerDes信號網(wǎng)絡的封裝會比較大，而且，112G信號網(wǎng)絡的信號頻率非常高，所以封裝對信號的影響也非常大。對于封裝，一般關注的是其無源特性，包括其插入損耗、回波損耗、串擾、阻抗、模式轉(zhuǎn)換等等。如下圖所示為某芯片的模型封裝：圖4-2芯片封裝仿真結(jié)構如下是芯片封裝的插入損耗、回波損耗、阻抗、近端串擾和遠端串擾：32112G高速互連白皮書 ODCC-2022-03006圖36芯片封裝的電氣特性過孔仿真對于高速串行總線，過孔的影響是非常顯著。如下圖所示為信號過孔的結(jié)構，包括了過孔的鉆孔孔徑、焊盤、反焊盤、引線、回流地孔等等：圖37PCB中的過孔模型33112G高速互連白皮書 ODCC-2022-03006過孔中的每一個部分都或多或少的對信號的性能有影響。在設計時，建議對每一種不同類型的過孔都進行仿真，其仿真流程如下圖所示：圖38過孔仿真流程下圖所示為仿真不同過孔孔徑結(jié)構的結(jié)果對比圖：圖3934112G高速互連白皮書 ODCC-2022-03006112G勻性都會導致潛在的信號完整性問題。所以在設計的時候要非常重視過孔的設計。連接器和線纜仿真連接器和線纜是112G系統(tǒng)中不可或缺的組件，112G系統(tǒng)中的連接器類型包括IO、背板或者板對板的連接器。不管是哪一種類型的連接器，其仿真分析都是類似的，都是在三維電磁場軟件中提取其電磁模型，即S參數(shù)。如下是QSFP-DD連接器的設計結(jié)構：圖40QSFP-DD連接器仿真3D結(jié)構下圖所示為連接器仿真的結(jié)果如下圖所示：圖41112GQSFP-DD插入損耗和回波損耗35112G高速互連白皮書 ODCC-2022-03006按照規(guī)范的要求，評估連接器是否滿足規(guī)范協(xié)議的要求。4．無源鏈路仿真拓撲在前面我們介紹了，無源鏈路包括了發(fā)送端芯片的封裝、PCB連接器、背板和封裝。在鏈路中，它們都是相互連接在一起的，但是在實際的應用中，很多時候時都無法把所有器件都連接在一起仿真，所以一般在仿真時，就把各個部分連接在一起，其鏈路如下圖所示：圖42無源鏈路拓撲結(jié)構（三）有源仿真有源鏈路仿真就是在鏈路兩端添加上芯片的模型。對于高速串行鏈路，常IBIS-AMIHSpiceHSpice模型涉及到芯片的IPIBIS-AMI圖43112G有源仿真鏈路36112G高速互連白皮書 ODCC-2022-03006（四）仿真結(jié)果的評估IEEE802.3ckCEI-112G112GCEI-112GVSR損耗要求：圖44CEI-112GVSR端到端的插入損耗要求無源仿真結(jié)果112GCOMCEI-112GVSR例，下圖為插入損耗和回波損耗的結(jié)果：圖45CEI-112GVSR端到端仿真的插入損耗和回波損耗37112G高速互連白皮書 ODCC-2022-03006COMChannelOperatingMargin簡稱為COM，考察的是通道的信噪比。在設計線纜、PCB、連接器時可以通過COM分析其是否滿足規(guī)范的要求。圖46COM定義示意圖和計算式COM仿真示意圖如下圖所示：圖47COM仿真鏈路COM仿真分析結(jié)果如下圖所示：38112G高速互連白皮書 ODCC-2022-03006圖48COM仿真結(jié)果PAM4112GPAM4PAM4NRZIBIS-AMI個調(diào)制模式的選擇。圖49PAM4仿真鏈路PAM4仿真的眼圖結(jié)果如下圖所示：39112G高速互連白皮書 ODCC-2022-03006圖50PAM4眼圖光電聯(lián)合仿真（EOE）當鏈路中有光鏈路時，可以進行光電聯(lián)合仿真，即在鏈路中可以分析電的部分，還可以分析到光器件的影響。簡單的鏈路連接如下圖所示：圖51EOE仿真鏈路仿真后的結(jié)果如下圖所示：40112G高速互連白皮書 ODCC-2022-03006圖52EOE仿真結(jié)果對于112G系統(tǒng)，幾乎所有的設計都是新的挑戰(zhàn)，無論是設計新的產(chǎn)品系統(tǒng)，還是器件模塊都建議通過仿真驗證之后再進行生產(chǎn)，這樣能大大的縮短產(chǎn)品設計周期，也能節(jié)約產(chǎn)品研發(fā)和生產(chǎn)成本。五、112G高速互連PCB技術（一）高速系統(tǒng)PCB技術需求概述目前市場主流的產(chǎn)品是28GSerDes56GSerDes逐步批量，112GSerDes2022PCBPCB材料選擇、信號完整性等關鍵產(chǎn)特性方面都不斷提出更高的要求。圖53高速PCB發(fā)展趨勢41112G高速互連白皮書 ODCC-2022-03006112GSerDes高速系統(tǒng)具有更高速率、更大帶寬、更低延時和高信號完整性系統(tǒng)特點。28GSerDes12.89GHZ56GSerDes13.28GHZ，基頻變化很小。因此從28GSerDesPCB56GSerDesPCBPCB其余的關鍵技術規(guī)格要求并無顯著的變化。但是由于112GSerDes26.5GHZPCB112GSerDesPCBPCBPCB（二）112G高速互連系統(tǒng)PCB板材需求隨著高速傳輸速率越來越高的需求，PCB所使用的絕緣材料必須要符合高速高頻的特性，才能確保信號的穩(wěn)定性與完整性。傳統(tǒng)FR4等級的覆銅板材料是以環(huán)氧樹脂為主體，但是在高速高頻工作的環(huán)境之下會造成更高的信號損失（>0.02），PCB它是由樹脂、玻璃布和金屬銅箔三者結(jié)合而成，所以樹脂含量及種類都會影響覆銅板的電氣特性。PCB覆銅板是由樹脂、玻璃布、銅箔等壓合而成，玻璃布編號是按照經(jīng)緯紗粗細、經(jīng)緯紗密度、經(jīng)緯紗重量等進行編號定義的。玻璃布對信號的影響，主要Df。112GSerDesPCBE-glass、LowDK-GlassUltraLowDfGlassQuartzGlass，Df前的0.004降低到0.002甚至0.001LowDkGlassSI提升10%@20GHz。目前行業(yè)內(nèi)使用到的UltraLowDfGlass、QuartzGlassAsahi、Nittobo42112G高速互連白皮書 ODCC-2022-03006圖55高速覆銅板材料玻璃布需求演進圖56高速覆銅板材料不同玻璃布SI性能對比PCB信號高速高頻化使得信號傳輸越來越集中于導線“表層”（稱為趨膚效應）1GHz2.1μm，如果導3-5μm，信號傳輸僅在粗糙度的厚度范圍內(nèi)進行；當信號傳輸10GHz0.7μm，信號傳輸更是在粗糙度范圍內(nèi)進行。信號在粗糙度范圍傳輸，傳輸信號的駐波、反射將越來43112G高速互連白皮書 ODCC-2022-03006越嚴重，并導致信號傳輸路徑變長，損耗增加。因此銅箔的發(fā)展，一直在于追求越來越低的粗糙度，以降低信號在金屬導體中的損耗。圖57高速覆銅板材料銅箔需求演進THE、RTF、RTF2、RTF3、HVLP、HVLP2、HVLP3、NPRz5μm0.5μm112GSerDesPCBHVLP2、HVLP3，Rz1~1.5μm，相56GHVLP15%@20GHz。圖58高速覆銅板材料不同銅箔SI性能對比（三）112G高速互連PCB信號完整性要求44112G高速互連白皮書 ODCC-2022-03006112GSerDes影響信號完整性的關鍵指標。插損、回損、串擾影響因子眾多，但主要取決于設計。對于插損，主要取決于材料選擇，疊層設計；對于回損，主要取決于過孔優(yōu)化設計；對于串擾，主要取決于間距，GNDPCB插損的變化主要來源于制程對銅箔粗糙度的影響。而回損最關鍵的控制點在背stub信號完整性關鍵控制點PCB112GbpsSerDesPAM4此高的速率，使得在整個系統(tǒng)中實現(xiàn)高速信號\h布線會面臨許多設計難題。過去Gbps行整體分析。通道中的每個組件都包含一些設計變量，其會影響通道中其他組件的性能。必須考慮插入損耗、回波損耗、串擾、\h阻抗等\h連接器變量。\hPCB設計決策包括布局、布線、淚滴的添加優(yōu)化、匹配的材料/\h層壓度與阻抗匹配、旋轉(zhuǎn)走線或者拼板旋轉(zhuǎn)，它們都能夠提高或降低高速串行通道的性能。PCB112GSerDes制程中，內(nèi)層走線的損耗控制關鍵在于銅箔粗糙度的控制。而棕化流程是對銅箔進行表面處理的最后一步，是對銅箔粗糙度影響的關鍵步驟。棕化流程通過PP合力，保證可靠性，然而該做法必然導致?lián)p耗的增加。這對112GSerDesPCB合力，減少對銅箔粗糙度的增加。新一代及下一代的棕化藥水會在銅箔表面形PP效果更小，在保證可靠性的情況下保障插損能力的提升。不同的棕化藥水對插損的影響如下圖所示，目前業(yè)界較為成熟的是Bondfilm級別的棕化藥水，GlicapNovabondIT45112G高速互連白皮書 ODCC-2022-03006圖59不同棕化處理方式SI性能對比PCB阻抗，過孔阻抗均可能是阻抗不連續(xù)點。對于過孔，設計上鉆孔孔徑，焊盤大小，反焊盤設計，淚滴設計等均會影響過孔阻抗，而加工上對過孔阻抗最大的stubstub112GSerDes2-8mil。對于走線，加工制程中的線寬一致性，銅厚一致性，介厚一致性均會影響走線阻抗，對于112GSerDesPCB112GSerDesPAM4NRZ敏感。串擾的降低主要依靠加大攻擊信號與被害信號的間距，或在兩者間增加GNDPCBBGA導致高速信號的隔層相對，這會導致走線阻抗的增加，也會導致信號間串擾的4.5milBGAGND效的措施，然而，增加過孔或銅皮要求更小的線到孔間距、更小的孔到孔的間距。112GSerDesPCB7.0mil，孔到孔的間距14mil。46112G高速互連白皮書 ODCC-2022-03006PCB112GSerDesPCBPCB損測試方法根據(jù)測試設備可以分為矢量網(wǎng)絡分析儀VNA（VectorNetworkAnalyzer）測試和時域反射/傳輸計TDR/TDT（TimeReflectometry/Transmission）測試兩種。時域反射技術（TDR）通過高階脈沖信號輸入傳輸線結(jié)構，通過抓取其反射波幅度等信息形成輸出波形，最終通過傅里葉轉(zhuǎn)換將時域參數(shù)變換為頻域參數(shù)，其中典型代表測試方法SPP（ShortPulsePropagation）、Set2dilTDR112GSerDes/段的要求。VNA67GHz112GHz112GHz224GHz求。除此之外。其測試精度高、算法簡單。其主要實現(xiàn)方式是提取多端口散射參數(shù)（Sparameter）AFR（AutoFixtureRemoval）、Delta_LDeltaLVNA，通過測SS參數(shù)的損耗曲線進行擬合，最后得出傳輸線的插入損耗。其算法可支撐40GHzDeltaLDifference，Uncertainty，CutoffFreq40GHz，測試效率相對較低。AFRVNASAutomaticFixtureRemovalAFRSMASMA20GHz、40GHz，甚110GHzDeltaL探頭這種探針式的接觸，SMA通過螺釘把緊固，與PCB47112G高速互連白皮書 ODCC-2022-03006其測試效率極低，不適合大批量的監(jiān)控。因此，業(yè)界使用AFR方法時，往往會設計夾具來應對大批量的插損測試需求。設計夾具后，AFR方法測試效率約為DeltaL方法的4倍左右。PCB112GSerDesPCB112GSerDesPCB112GSerDesPCB表5112GSerDes高速系統(tǒng)PCB關鍵技術規(guī)格關鍵技術規(guī)格建議設計值極限設計值備注：單板偏差：定義相同設計的任意兩個單板損耗偏差比例損耗偏差單板偏差<\h12%@26.5GHz單板偏差<\h12%@26.5GHz計算式=2X（單板測試損耗-B單板測試損耗）/（A單板測試損耗+B單板測試損耗）中值偏差<\h8%@26.5GHz中值偏差<\h8%@26.5GHz中值偏差：定義為任意單板損耗與預估中值損耗的偏差比例計算式=（單板測試損耗-預估中值）/預估中值內(nèi)層非電鍍層阻\h抗@0.5OZ≤±7%±5%阻抗線線寬精度±0.4mil內(nèi)層非電鍍層阻\h抗@1.0OZ≤±7%±5%阻抗線線寬精度±0.5milCore厚度公差±10%且|公差|≤±0.5mil±10%且|公差|≤±0.5mil2*1035和2*1078結(jié)構48112G高速互連白皮書 ODCC-2022-03006PP含膠量公差±1.5%±1.5%1035、1078類型一次壓合整體層偏≤5.0mil@36inch≤4.5mil@24.25inch≤4.5mil@36inch≤4.0mil@24.25inchPCB所有層相對鉆孔偏移量最大值相鄰層偏≤4.0mil@36inch≤3.5mil@24.25inch≤3.5mil@36inch≤3.0mil@24.25inch相鄰兩張Core上的相鄰兩層圖形的相對偏移量同core層偏≤2.0mil@36inch≤1.5mil@24.25inch≤1.6mil@36inch≤1.0mil@24.25inch同一張Core板兩側(cè)圖形層的相對偏移量背鉆Stub值H≤50mil：2-6mil；H≤100mil：2-8milH≤180mil：2-10milH≤50mil：2-6mil；H≤100mil：2-8milH≤180mil：2-8mil/背鉆區(qū)域設計反焊盤直徑D+17mil@0.5OZ\hD+17mil@1.0OZ\hD+18mil@2.0OZD+17mil@0.5OZ\hD+17mil@1.0OZ\hD+18mil@2.0OZ1、D=鉆通孔直徑、2、對應多次層壓單板，表格中反焊盤直徑+2mil最小鉆孔孔徑7.9mil&8.9mil7.9mil&8.9mil不同成孔直徑的過孔必須指定對應鉆頭直徑厚徑比（7.9mil&8.9drill）AR≤21：1AR≤23：1/壓接孔孔徑公差±0.04mm±0.04mm/壓接孔孔位公差±2mil±2mil/六、112G高速互連背板連接器技術（一）Backplane/B2B連接器介紹及應用概況Backplane/B2B49112G高速互連白皮書 ODCC-2022-03006Backplane/B2B連接器是連接母板與子板的連接器，它是大型通訊設備、超高性能服務器、交換機和巨型計算機、工業(yè)計算機、高端存儲設備常用的一類連接器。Backplane/B2B連接器的主要作用是連接單板和背板，單板和90180遞大電流。由于通信技術的發(fā)展，信號傳輸速度越來越高，所以需要解決由于高頻信號高速傳輸帶來的分布電容和電感等而發(fā)生的干擾、串音，以及阻抗不匹配造成的衰減、反射等。隨著人工智能計算、云計算、自動駕駛、5G/6G宙等技術的發(fā)展，對數(shù)據(jù)流量的傳輸提出了更高的要求，所有這些激動人心的800G112GPAM-4交換機處理器芯片已在市場上發(fā)布，交換機容量目標高達51.2T演著不可或缺的角色，行業(yè)技術在現(xiàn)有高速連接器的基礎上，Backplane/B2B112G/224GPAM4場景下的高速互連要求。Backplane/B2BBackplane/B2B連接器是傳輸設備中重要的組成部分，主要應用在兩大領域，分別是通信領域和數(shù)據(jù)領域。其中通信領域包含交換機、路由器、數(shù)據(jù)庫、集線器、無線通訊、電信和數(shù)據(jù)通訊等七大細分領域；而數(shù)據(jù)領域又包含機架安裝式服務器、刀片式服務器、存儲服務器、數(shù)據(jù)中心、路由器和服務器、外置存儲系統(tǒng)、超級計算機等7大細分領域。應用方式：Backplane/B2B連接器根據(jù)不同的應用場景，提供了非常豐富的應用方式，主要包含四大種類。如下圖所示，種類一是傳統(tǒng)的背板和平行板方式；種類二是正交；種類三是板對板，還有一種是線纜。其中平行板又包含正向平行和反向平行，正交又包含90°正交和270°兩種應用方式。那么哪種應用方式是最優(yōu)和最好的解決方案呢？答應是每種應用方式都有各自的優(yōu)勢和50112G高速互連白皮書 ODCC-2022-03006長處，需要結(jié)合具體應用場景來選擇最優(yōu)的解決方案。下面將列舉實例來對不同的應用方式進行展示。圖61背板連接器應用展示應用實例展示：實例1：112GEXAMAX2高速背板連接器解決方案下圖所示是一種傳統(tǒng)標準背板的解決方案，子板和背板上分別壓有112GEXAMAX2CPU/switch/SSD/NIC最大的優(yōu)點在于市場標準化和節(jié)省空間，這也是最被大眾所熟知和廣泛使用的解決方案。這種傳統(tǒng)背板的結(jié)構，有三種高速連接器組合可供選擇，分別是：①直公配彎母②直母配彎公③彎公配彎母。51112G高速互連白皮書 ODCC-2022-03006圖62112GEXAMAX2高速背板連接器解決方案實例2：112GEXAMAX2高速正交連接器解決方案下圖所示一種正交轉(zhuǎn)接卡解決方案，主控板上裝EXAMAX2CPU、ACcoupling等元器件，轉(zhuǎn)接板的一端裝有EXAMAX2EdgeAdd-inGPU/SSD/NIC等元器件，邊緣設計Add-inEdgeAdd-inAdd-in更短的信號長度，而可以提供更好的信號完整性性能。這種正交結(jié)構使用的高速連接器組合是：直角正交公頭配彎母。圖63112GEXAMAX2高速正交連接器解決方案實例3：112GEXAMEZZ2高速板對板連接器解決方案下圖所示一種板對板解決方案，兩塊PCB180°平行排布，分別布有CPU/SSD/NICEXAMEZZ2PCBPCBEXAMEZZ2高速板對板連接器，實現(xiàn)兩塊不同52112G高速互連白皮書 ODCC-2022-03006PCB板的連接和數(shù)據(jù)傳送。這種板對板結(jié)構的優(yōu)點在于靈活的定制化，是當前112G和未來224G最熱門的解決方案之一。圖64112GEXAMEZZ2高速板對板連接器解決方案（二）連接器SI評估條件要求Backplane/B2BSI>100Gbs1028GbsNRZSIICR100GbpsILSI評估產(chǎn)品性能。因此，需要引用一種全新的評估辦法：IEEECOM議，以下所有SI指標的數(shù)據(jù)均需來源于實際測試。為了合理的評估112GSI測試板設計的要求：測試板要求：至少包含2IMLA4對差分對（measuredPCBhave4channel-2column2pairs）盡量每個走線層都分布相應的去嵌線。53112G高速互連白皮書 ODCC-2022-03006測試去嵌后包含：100mil100mil測試儀器和方法的要求：測試儀器：需要支持從DC到50GHz以上的PNA。min：10MHz；max：≥50GHz；step:10Mz；max-IFbandwidth：≤1kHz（三）連接器SI指標以下列舉了評估一款高速連接器的常用的SI指標。差分信號最大可支持速率（Maxsupportspeed）：112GPMA4差分阻抗值（impedance）:表6差分阻抗值扣板87-98ohmfullmate87-98ohm1mmdemate背板87-98ohmfullmate87-100ohm1.5mmdematePNATDR插入損耗（DDIL）表7插入損耗扣板＜-1dB,f＜13.28GHz＜-1.5dB,13.28GHz≤f＜26.56GHz＜-3dB,26.56GHz≤f≤40GHz背板＜-3dB,f＜13.28GHz54112G高速互連白皮書 ODCC-2022-03006＜-5dB,13.28GHz≤f＜26.56GHz＜-10dB,26.56GHz≤f≤40GHz注：扣板包含1mm-demate的應用和背板包含1.5mm-demate的應用。圖65扣板包含1mm-demate的應用 圖66背板包含1.5mm-demate的應用插入損耗波動（DDILDeviation）表8插入損耗波動＜2dB,26.56GHz≤f≤40GHz＜2dB,26.56GHz≤f≤40GHz＜1dB,13.28GHz≤f＜26.56GHz＜0.5dB,f＜13.28GHzabs(ILD)注：扣板包含1mm-demate的應用和背板包含1.5mm-demate的應用；不區(qū)分扣板和背板注：扣板包含1mm-demate的應用和背板包含1.5mm-demate的應用55112G高速互連白皮書 ODCC-2022-03006圖67扣板包含1mm-demate的應用和背板包含1.5mm-demate的應用回波損耗（DDreturnloss）表9回波損耗ReturnLoss＜-15dB,f＜13.28GHz＜-12dB,13.28GHz≤f≤26.56GHz注：扣板包含1mm-demate的應用和背板包含1.5mm-demate的應用；不區(qū)分扣板和背板圖68扣板包含1mm-demate的應用和背板包含1.5mm-demate的應用SCD21-SDD21表10SCD21-SDD21＜0.318*f-14dB,12.89GHz≤f≤40GHz＜0.318*f-14dB,12.89GHz≤f≤40GHz＜-10dB,f＜12.89GHzSCD21-SDD21注：扣板包含1mm-demate的應用和背板包含1.5mm-demate的應用；不區(qū)分扣板和背板56112G高速互連白皮書 ODCC-2022-03006圖69扣板包含1mm-demate的應用和背板包含1.5mm-demate的應用串擾crosstalk遠端串擾FEXT表11遠端串擾FEXT扣板＜-45dB,f＜13.28GHz＜-40dB,13.28GHz≤f＜26.56GHz＜-35dB,26.56GHz≤f≤40GHz背板＜-45dB,f＜13.28GHz＜-45dB,13.28GHz≤f＜26.56GHz＜-35dB,26.56GHz≤f≤40GHz57112G高速互連白皮書 ODCC-2022-03006圖70扣板包含1mm-demate的應用和背板包含1.5mm-demate的應用注：扣板包含1mm-demate的應用和背板包含1.5mm-demate的應用近端串擾NEXT表12近端串擾NEXT扣板＜-50dB,f＜13.28GHz＜-40dB,13.28GHz≤f＜26.56GHz＜-35dB,26.56GHz≤f≤40GHz背板＜-50dB,f＜13.28GHz＜-45dB,13.28GHz≤f＜26.56GHz＜-35dB,26.56GHz≤f≤40GHz圖71扣板包含1mm-demate的應用和背板包含1.5mm-demate的應用注：扣板包含1mm-demate的應用和背板包含1.5mm-demate的應用（四）連接器機械/電氣/環(huán)境評估條件要求表13連接器機械/電氣/環(huán)境評估條件要求TESTMETHODS/REQUIREMENTSTESTMETHODS/REQUIREMENTS58112G高速互連白皮書 ODCC-2022-03006ContactResistanceLowLevelLLCREIA364-2320mVmax,10mAmaxInitial:XXmΩ(reference)△≤10mΩDESCRIPTIONTestConditionCriteriaDielectricWithstandingVoltageEIA364-20500Vdc,60secondsSig-Sig&Sig-GndPairswithinwaferNobreakdown,arc-overLeakagecurrent≤0.5mAELECTRICALInsulationResistanceEIA364-21500Vdc,60secondsSig-Sig&Sig-GndPairswithinwafer≥1000M?VisualInspectionEIA-364-18B10XNodamageMECHANICALCompliantPinInsertionForceEIA364-051”/minutemax.25N/EONmaxCompliantPinRetentionForceEIA364-051”/minutemax.2.2N/EONminimumMating/Un-matingForceEIA364-13MethodA,1”/minutemaxMatingforce：0.45NMax/percotactUnmatingforce：0.10N/percontactPCBWallDamageEIA-364-96Longitudinalmicro-section,0.3mmdownfromtopofPCBNoCucracks,inter-planeorBarrelseparations59112G高速互連白皮書 ODCC-2022-03006PCBHoleHoleDeformationRadiusEIA-364-96TransversedownfromtopofPCBmicro-section,0.3mmIndividualdeformation≤50μmAve.deformation≤37.5μmRemainingCuplating≥7.5μmENVIRONMENTALDisturbTelcordiaGR-1217-COREUnmateapprox.0.10mm,thenre-seatNodamageDurability100-cyclesEIA364-09127mm/minmax.NodamageDustEIA364-91Benigndustcomposition#1,1hourNodamageHighTemperatureLifeEIA364-17MethodA,500hours@85℃NodamageHumidityEIA364-31MethodVI,50cyclesNodamageMechanicalShockEIA364-27TestConditionH,?sine,30g,11ms,3shocks/direction/axis,3axesNodamageNodiscontinuity>1μsMFGEIA364-65ClassIIa,10daysunmated(VH’s),10daysmatedNodamage60112G高速互連白皮書 ODCC-2022-03006SaltSprayEIA-364-26B,48hours,unmatedheaderpcb,Horizontalorientation,contactsfacingdown,MaskbacksideofPCBPTH’sNodamageThermalShockEIA364-32-55Cto+85℃,5cycles,30min.dwellNodamageEIA364-28NodamageVibrationSinusoidalTestConditionII,Sinusoidal,10g,10-500Hz,Nodiscontinuity>1μs15minutecycle,8hours/axis,3axesTESTGROUPID?123a3b(5)4(2)(5)56TESTDESCRIPTIONMixedFlowingGasTempLifeThermalShock&HumidityThermalShock&HumidityVibration&Mech.ShockPress-FitEvaluationSaltSprayVisualInspection(6)1,161,71,111,151,1411,5MateHeaderandReceptacle2,822,112,8Un-mateHeaderandReceptacle696ELECTRICAL:ContactResistanceLowLevelLLCR3,5,9,11,13,153,53,5,8,12,143,5,9,11,132,461112G高速互連白皮書 ODCC-2022-03006InsulationResistance3,6,9DielectricWithstandingVoltage4,7,10MECHANICAL:Mating/Un-matingForce2,663CompliantPinInsertionForce2,4,6CompliantPinRetentionForce3,5,7PCBHoleDeformationRadius8PCBWallDamage9ENVIRONMENTAL:ThermalShock54Humidity813HighTemperatureLife4MFG,un-mated,10-days7MFG,mated,10days10SaltSpray3VibrationSinusoidal10MechanicalShock12Durability,100-cycles4,1474Dust107Disturb1262112G高速互連白皮書 ODCC-2022-03006七、112G高速互連IO連接器技術（一）112G高速IO連接器介紹及應用概況1．112G高速I/O連接器簡介連接器由塑膠零件、端子等零配件組成，是電子產(chǎn)品器件、組件、設備、子系統(tǒng)之間實現(xiàn)連接的功能元件，起到傳輸能量和交換信息的作用，可以增強電路設計和組裝的靈活性，其應用領域幾乎囊括所有需要電信號、光信號傳輸和交互的場景，是構成整機電路系統(tǒng)電氣連接必不可少的基礎元件。按照傳輸?shù)慕橘|(zhì)不同，連接器可以分為電連接器、射頻連接器、光連接器和流體連接器。連接器有三個基本的性能指標：機械性能、電氣性能和環(huán)境性能，機械性能主要包括插拔力與機械壽命；電氣性能主要包括接觸電阻、絕緣電阻、抗電強度及其他電氣指標；環(huán)境性能則主要指耐溫、耐濕、耐鹽霧、振動和沖擊等指標。圖72IO連接器應用連接器作為電路系統(tǒng)電氣連接必不可少的元件，全球市場已經(jīng)達到千億級別，且仍保持增長態(tài)勢。根據(jù)BishopAssociates20114892020767市場規(guī)模有望進一步擴大，預計至2023年末市場規(guī)模有望超過900億美元。63112G高速互連白皮書 ODCC-2022-03006圖73IO2011年～2020年全球連接器市場規(guī)模（單位：億美元）而通信行業(yè)是連接器第二大應用領域，通信行業(yè)對于連接器的具體需求主要是網(wǎng)絡設備、網(wǎng)絡基礎設施、電纜設備等方面，其中網(wǎng)絡設備應用主要包括交換機、路由器等，移動通信基礎設施應用包括通信基站、基站控制器、移動5GBishopAssociates202521595I/OI/O注信號傳輸?shù)馁|(zhì)量，伴隨著人工智能、大數(shù)據(jù)，分布式存儲以及邊緣計算等技術的發(fā)展及廣泛應用，對數(shù)據(jù)流量的傳輸提出了更高的要求，以太網(wǎng)速度已經(jīng)25G/50G400G/800G1.6TI/O器作為整體互連功能的元件，在數(shù)據(jù)中心的應用中扮演著不可或缺的角色，其112G/224GPAM4技術等方面發(fā)展，匹配數(shù)據(jù)中心應用場景下的高速互連要求。2．112G高速I/O連接器應用概覽I/O5GI/O10G/25GSFP部，伴隨著數(shù)據(jù)流量的極速增加，已經(jīng)開始逐步跨入雙通道的DSFP56/SFP-DD56QSFP56QSFP-DD/OSFP112GI/O224G根據(jù)行業(yè)數(shù)據(jù)統(tǒng)計，2021年全球服務器總發(fā)貨量約為1300萬臺，折算到高速I/O連接器整體市場發(fā)貨量預計超過5000萬個。（二）112G高速I/O連接器接口類型64112G高速互連白皮書 ODCC-2022-03006I/OI/O112GPAM4QSFP112、QSFP-DD800、OSFP800SFP-DD112的主流高速I/O接口，進行衍生迭代的共識。（三）112G高速I/O連接器設計管理界面標準（以QSFP112為例）QSFP112QSFP、QSFP+、QSFP28、QSFP56112GPAM4“LL”和“JL”兩種標準（LLtype&JL且兩種界面都向后兼容。圖74QSFP112LL/JLtype示意圖ModulePIN圖75QSFP112module側(cè)PIN定義HostPCBPINLLtypeModule側(cè)保持一致，而JLtype對高速差分對采用了“ground-ground-signal-signal-ground-ground”的定義方式，參考圖7-5：65112G高速互連白皮書 ODCC-2022-03006圖76JLtypeHostPCB側(cè)PIN定義QSFP112LLtypePCBlayout如下：圖77QSFP112LLtypePCBlayout圖78QSFP112LLtype2X1PCBLayout 圖79QSFP112LLtype2X1PCBLayout66112G高速互連白皮書 ODCC-2022-03006圖80QSFP112JLtype1X1PCBLayout圖81QSFP112JLtype2X1PCBLayout（四）（以QSFP112）為更好地提升連接器的速率，112GMSAQSFP112MSA中，將光模塊金手指寬度由0.540.04mm減小至0.450.04mm0.35±0.03mm0.30±0.03mm，焊盤長度1.80±0.03mm1.20±0.03mm。這都在一定程度優(yōu)化了接觸區(qū)及焊接區(qū)的阻抗，讓整個連接器鏈路的阻抗更加匹配。67112G高速互連白皮書 ODCC-2022-03006圖82QSFP112光模塊金手指寬度變更為0.45±0.04mm圖83QSFP112連接0.30±0.033mm，焊盤長度變更為1.20±0.03mm器焊盤寬度為同時，將光模塊與連接器配合的Stub也由1.10±0.18mm減小至0.90±0.18mm。圖84QSFP112連接器與光模塊配合Stub變更為0.90mm（五）電氣性能要求測試方法（QSFP112）68112G高速互連白皮書 ODCC-2022-03006HCBMCBSHCBMCBMCBHCBIOOIFSIHCBMCBHCB和MCB參考線插入損耗HCB印刷電路板軌跡的參考差分插入損耗符合公式:HCBrefSDD21=1.00*(0.001-0.250*√f-0.046*f)dB for1MHZ<f<50GHzMCB印刷電路板軌跡的參考差分插入損耗符合公式:MCBrefSDD21=1.34*(0.001-0.096*√f-0.046*f)dBfor1MHZ<f<50GHzHCB和MCB方程如圖所示:圖85ReferenceDifferentialInsertionLossesofHCBandMCBtraces插入損耗：HCBMCB23-7HCBMCB23-8MCB-HCB23-969112G高速互連白皮書 ODCC-2022-03006回波損耗：HCBMCBIEEE802.393A算，如下表所示。表14EffectiveReturnLoss(ERL)parameters差分轉(zhuǎn)共模：配對HCB和MCB差分轉(zhuǎn)共模如公式如下所示，如下圖所示。圖86MatedHCB-MCBSCD21,SCD1270112G高速互連白皮書 ODCC-2022-03006MatedHCB-MCBSCD21,SCD12≤-30+(21/28)*fdBfor50MHz<f<20GHzMatedHCB-MCBSCD21,SCD12≤-15dB for20GHz<f<50GHz共模轉(zhuǎn)差模和差模轉(zhuǎn)共模轉(zhuǎn)換：配對HCB和MCB的差分回波損耗應遵循如下公式，如下圖所示。圖87MatedHCB-MCBSCD11,SCD22,SDC11,SDC22MatedHCB-MCBSCD11,SDC11≤-22+(1/4)fdBMatedHCB-MCBSCD22,SDC22≤-25+(5/14)fdBfor50MHz<f<28GHzMatedHCB-MCBSCD11,SCD22,SDC11,SDC22≤-18+(3/28)fdB28GHz<f<50GHz共?；夭〒p耗：配對的HCB-MCB最大共模回波損耗應遵循如下公式，如下圖所示。71112G高速互連白皮書 ODCC-2022-03006圖88MatedHCB-MCBSCC11,SCC22HCB-MCBSCC11andSCC22≤-12+(18)fdBfor50MHz<f<500MHzHCB-MCBSCC11andSCC22≤-3dBfor500MHz<f<50GHz串擾：集成串擾噪聲（ICN）測量和求和可擴展到43.5GHz，而方程(12-12)和(12-13)的權重使用Fb=58GHz與攻擊者振幅如表所示，上升/下降的時間等于表所示的轉(zhuǎn)換時間。ICN<3.85mVRMS。MDNEXT<1.35mVRMS。MDFEXT<3.6mVRMS。72112G高速互連白皮書 ODCC-2022-0300673112G高速互連白皮書 ODCC-2022-03006表15測試報告參考模板（QSFP112）表16reportcontent 表17results表18TDD11 表19TDD22表20SDD21 表21SDC22表22SCC11 表23SDC21-SDD2174112G高速互連白皮書 ODCC-2022-03006表24MDNEXT 表25MDFEXTSI1MCB指板端連接器測試板，HCBIO端測試板，二者均需滿足oif2017.346.1823.4.1SIHCBMCB12HCBMCBSILfitted后讀取擬合后的規(guī)格書中頻點IL值作為測試結(jié)果，Ilfitted計算方法參見OIF-CEI-4.0-。23HCBMCBSoif2017.346.18FOMILDfb=53.125GHz，fr=0.75*fbFOMILD，ILDOIF-CEI-4.0-。34ICNoif2017.346.1823.4.1方法，滿足損耗要求的測試板測試不去嵌S參數(shù)計算，fb=53.125GHz（擺幅：900mv，上升時間：8ps，碼型:PAM4）。45oif2017.346.1823.4.1HCB+MCBS數(shù)計算，所有測試結(jié)果需要換算成目標輸入阻抗。56SCDoif2017.346.1823.4.1HCB+MCBS數(shù)計算。675112G高速互連白皮書 ODCC-2022-03006我們一般使用群組測試的方式來評估連接器的可靠性，附以下6組常用的測試群組。表261StepDescriptionTestConditionCriteria1LLCREIA-364-23(Initial)Initial:30mΩ△:10mΩ2Durability(Preconditioning)EIA-364