第3章（4）微機(jī)原理與接口技術(shù)（第三版）（王忠民）

微機(jī)原理與接口技術(shù)西安郵電大學(xué)計(jì)算機(jī)學(xué)院范琳——80x86微處理器第三章80x86微處理器

80x86微處理器簡介18086微處理器28086寄存器38086引腳功能48086存儲(chǔ)器組織58086微處理器的引腳功能

8086微處理器是Intel公司的第三代微處理器—16位微處理器，它采用40引腳的DIP(雙列直插)封裝。時(shí)鐘頻率有3種：5MHz(8086)、8MHz(8086-1)和10MHz(8086-2)。

1.引腳功能說明

8086的40條引腳信號(hào)按功能可分為4部分—地址總線、數(shù)據(jù)總線、控制總線以及其他(時(shí)鐘與電源)。第三章80x86微處理器

AB：20，DB：16VCC：1，GND：2，CLK：1CB？GND8086CPU12345678910111213141516171819202122232425262728293031323334353637383940AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDRESETREADYTEST)QS(INTA1ALE(QS0))S(DEN0)S(RDT1/)S(IOM2/)LOCK(WR)GT/RQ(HOLD0RDMX/MN7SBHE/A19/S6A18/S5A17/S4A16/S3AD15VCC(＋5V))GT/RQ(HLDA1GND8088CPU12345678910111213141516171819202122232425262728293031323334353637383940A14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDRESETREADYTEST)QS(INTA1ALE(QS0))S(DEN0)S(R/DT1)S(M/IO2)LOCK(WR)GT/RQ(HOLD0RDMX/MN)HIGH/(SS0A19/S6A18/S5A17/S4A16/S3A15VCC(＋5V))GT/RQ(HLDA1第三章80x86微處理器

8086CPU12345678910111213141516171819202122232425262728293031323334353637383940AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0A19/S6A18/S5A17/S4A16/S3AD15地址總線和數(shù)據(jù)總線（20條）AD15

AD0為地址／數(shù)據(jù)總線，A19

A16／S6

S3為地址／狀態(tài)總線。其中：數(shù)據(jù)總線用來在CPU與內(nèi)存儲(chǔ)器(或I／O設(shè)備)之間交換信息，為雙向、三態(tài)信號(hào)；地址總線由CPU發(fā)出，用來確定CPU要訪問的內(nèi)存單元(或I／O端口)的地址信號(hào)，為輸出、三態(tài)信號(hào)。第三章80x86微處理器

8086CPU12345678910111213141516171819202122232425262728293031323334353637383940GNDCLKGNDV(＋5V)CC電源地線及時(shí)鐘CLK：時(shí)鐘信號(hào)(輸入)。該信號(hào)為8086CPU提供基本的定時(shí)脈沖，其占空比為1∶3(高電平持續(xù)時(shí)間：重復(fù)周期＝1∶3)，以提供最佳的內(nèi)部定時(shí)。

Vcc：電源(輸入)，要求接上正電壓(+5V±10％)。GND：地線、兩條接地線。第三章80x86微處理器

控制總線（16條）

控制總線是傳送控制信號(hào)的一組信號(hào)線，有些是輸出線，用來傳輸CPU送到其他部件的控制命令(如讀、寫命令，中斷響應(yīng)等)；有的是輸入線，由外部向CPU輸入控制及請(qǐng)求信號(hào)(復(fù)位、中斷請(qǐng)求等)。

第三章80x86微處理器

8086CPU12345678910111213141516171819202122232425262728293031323334353637383940RESETMX/MN工作方式和RESETRESET：輸入，為高時(shí)，CPU執(zhí)行復(fù)位；MN/MX：工作方式控制，高電平為最小工作方式，單CPU工作，低電平為最大工作方式，多處理器合作。第三章80x86微處理器

8086CPU12345678910111213141516171819202122232425262728293031323334353637383940NMIINTR)QS(INTA1中斷相關(guān)的引腳NMI：非屏蔽中斷請(qǐng)求信號(hào)，不受flags中中斷允許標(biāo)志位IF的影響；INTR：可屏蔽中斷請(qǐng)求信號(hào)，如果有效，再查看IF信息；INTA：中斷響應(yīng)信號(hào)，對(duì)于INTR信號(hào)做出響應(yīng)；第三章80x86微處理器

8086CPU12345678910111213141516171819202122232425262728293031323334353637383940READY)S(IOM2/)LOCK(WRRD讀寫內(nèi)存的信號(hào)RD：讀控制信號(hào)；WR：寫控制信號(hào)；M/IO：指出當(dāng)前訪問的是存儲(chǔ)器還是I/O接口。低：I/O接口，高：內(nèi)存；READY：表示數(shù)據(jù)準(zhǔn)備好的信號(hào)，CPU在T3狀態(tài)查詢?cè)撔盘?hào)，如果有效，說明數(shù)據(jù)已經(jīng)準(zhǔn)備好，否則插入若干個(gè)等待狀態(tài)Tw；當(dāng)WR=1，RD=0，M/IO=1時(shí)，表示CPU當(dāng)前正在

。第三章80x86微處理器

8086CPU12345678910111213141516171819202122232425262728293031323334353637383940最小工作方式BHE/S7：高8位數(shù)據(jù)總線允許信號(hào)；低，表示高8位有效，高：表示低8位有效；ALE：地址鎖存信號(hào)；在T1結(jié)束的時(shí)候，ALE由高向低跳變時(shí)鎖存。高：AB地址有效；DT/R：三態(tài)，輸出。數(shù)據(jù)傳送方向，高：CPU輸出，低：CPU輸入；DEN：三態(tài)，輸出。低電平時(shí)，表示DB上的數(shù)據(jù)有效；ALE(QS0))S(DEN0)S(RDT1/7SBHE/第三章80x86微處理器

8086CPU12345678910111213141516171819202122232425262728293031323334353637383940TEST)GT/RQ(HOLD0)GT/RQ(HLDA1其余引腳HOLD：總線請(qǐng)求信號(hào)，當(dāng)8086CPU之外的總線主設(shè)備要求占用總線時(shí)，通過該引腳向CPU發(fā)送一個(gè)高電平；HLDA：總線請(qǐng)求相應(yīng)信號(hào)