組成原理復(fù)習(xí)總結(jié)考試題庫2

鄭州師范學(xué)院

課程題庫

課程名稱:計(jì)算機(jī)組成原理

課程代碼:150340164

所屬院系:信息科學(xué)與技術(shù)學(xué)院

開課專業(yè):軟件工程

授課教師:吉曉宇

2020年6月8日

目錄

選擇題.......................................................1

填空題.......................................................7

判斷題......................................................11

計(jì)算題......................................................13

應(yīng)用題......................................................16

選擇題

1.在下列機(jī)器數(shù)—B_中，零的表示形式是唯一的。

A.原碼B.補(bǔ)碼C.反碼D.原碼和反碼

2.在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過—D一來實(shí)現(xiàn)。

A.原碼運(yùn)算的二進(jìn)制減法器B.補(bǔ)碼運(yùn)算的二進(jìn)制減法器C.補(bǔ)碼運(yùn)算的十進(jìn)制

加法D.補(bǔ)碼運(yùn)算的二進(jìn)制加法器

3.在指令的地址字段中，直接指出操作數(shù)本身的尋址方式，稱為—B.

A.隱含尋址B.立即尋址C.寄存器尋址D.直接尋址

4.下列數(shù)中最小的數(shù)是_B。

A.(1101001)2B.(52)8C.(133)8D.(30)16

5.中央處理器(CPU)包含C

A.運(yùn)算器B.控制器

C.運(yùn)算器、控制器和cacheD.運(yùn)算器、控制器和主存儲(chǔ)器

6.EPROM是指_C_。

A.讀寫存儲(chǔ)器B.只讀存儲(chǔ)器

C,可編程的只讀存儲(chǔ)器D.光擦除可編程的只讀存儲(chǔ)器

7.信息只用一條傳輸線，且采用脈沖傳輸?shù)姆绞椒Q為_A

A.串行傳輸B.并行傳輸C.并串行傳輸D.分時(shí)傳輸

8.在集中式總線仲裁中，_C方式響應(yīng)時(shí)間最快。

A.鏈?zhǔn)讲樵傿.計(jì)數(shù)器定時(shí)查詢C.獨(dú)立請(qǐng)求D.以上三種相同

9.某計(jì)算機(jī)字長是16位，它的存儲(chǔ)容量是1MB,按字編址，它的尋址范圍是_A_。

A.512KB.IMC.512KB

10.一個(gè)16KX32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是—B—。

A.48B.46C.36D.40

11.下列數(shù)中最小的數(shù)是—A—。

A.(101001)2B.(52)8C.(2B)ieD.(44)w

12.下列有關(guān)運(yùn)算器的描述中—D—是正確的。

A.只作算術(shù)運(yùn)算，不作邏輯運(yùn)算B.只作加法

C.能暫時(shí)存放運(yùn)算結(jié)果D.以上答案都不對(duì)

13.某DRAM芯片，其存儲(chǔ)容量為512Kx8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為—D.

A.8,512B.512,8C.18,8D。19,8

1

14.相聯(lián)存儲(chǔ)器是按—C—進(jìn)行尋址的存儲(chǔ)器。

A.地址指定方式B.堆棧存取方式

C.內(nèi)容指定方式Do地址指定與堆棧存取方式結(jié)合

15.指令系統(tǒng)中采用不同尋址方式的目的主要是—B—。

A.實(shí)現(xiàn)存儲(chǔ)程序和程序控制B.縮短指令長度，擴(kuò)大尋址空間，提高編程靈活性

C.可以直接訪問外存D.提供擴(kuò)展操作碼的可能并降低指令譯碼難度

16.在CPU中跟蹤指令后繼地址的寄存器是—B—。

A.主存地址寄存器B.程序計(jì)數(shù)器C.指令寄存器D.狀態(tài)條件寄存器

17.在_A_的微型計(jì)算機(jī)系統(tǒng)中，外設(shè)可以和主存儲(chǔ)器單元統(tǒng)一編址，因此可以不用I/。

指令。

A.單總線B.雙總線C.三總線D.多總線

18.用于筆記本電腦的大容量存儲(chǔ)器是—B—。

A.軟磁盤B.硬磁盤C.固態(tài)盤D.磁帶

19.采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要用一個(gè)—C—。

A.指令周期B.數(shù)據(jù)周期C.存儲(chǔ)周期D.總線周期

20.將有關(guān)數(shù)據(jù)加以分類、統(tǒng)計(jì)、分析，以取得有利用價(jià)值的信息，我們稱其為

A.數(shù)值計(jì)算B.輔助設(shè)計(jì)C.數(shù)據(jù)處理D.實(shí)時(shí)控制

21.目前的計(jì)算機(jī)，從原理上講—C―o

A.指令以二進(jìn)制形式存放，數(shù)據(jù)以十進(jìn)制形式存放

B.指令以十進(jìn)制形式存放，數(shù)據(jù)以二進(jìn)制形式存放

C.指令和數(shù)據(jù)都以二進(jìn)制形式存放

D.指令和數(shù)據(jù)都以十進(jìn)制形式存放

22.根據(jù)國標(biāo)GB2312規(guī)定，每個(gè)漢字在計(jì)算機(jī)內(nèi)占用—B—存儲(chǔ)。

A.一個(gè)字節(jié)B.二個(gè)字節(jié)C.三個(gè)字節(jié)D.四個(gè)字節(jié)

23.計(jì)算機(jī)問世至今，新型機(jī)器不斷推陳出新，不管怎樣更新，依然保有“存儲(chǔ)程序”的概

念，最早提出這種概念的是—B—。

A.巴貝奇B.馮.諾依曼C.帕斯卡D.貝爾

24.若十進(jìn)制數(shù)為37.25,則相應(yīng)的二進(jìn)制數(shù)是(D)。

(A)100110.01(B)110101.01(C)100101.1(D)100101.01

25.若岡反=1.1011,則x=(B)

(A)-0.0101(B)-0.0100(C)0.1011(D)-0.1011

2

26.某機(jī)器字長16位，含一位數(shù)符，用補(bǔ)碼表示，則定點(diǎn)小數(shù)所能表示的最小正數(shù)是（A）。

（A）2.15（B）216（C）21（D）l-2.is

27.在寄存器間接尋址方式中，操作數(shù)是從（A）.

（A）主存儲(chǔ)器中讀出（B）寄存器中讀出

（C）磁盤中讀出（D）CPU中讀出

28.在微程序控制器中，一條機(jī)器指令的功能通常由（B）。

（A）一條微指令實(shí)現(xiàn)（B）一段微程序?qū)崿F(xiàn)

（C）一個(gè)指令碼實(shí)現(xiàn)（D）一個(gè)條件碼實(shí)現(xiàn)

29.在串行傳輸時(shí)，被傳輸?shù)臄?shù)據(jù)（D）

（A）在發(fā)送設(shè)備和接受設(shè)備中都是進(jìn)行串行到并行的變換

（B）在發(fā)送設(shè)備和接受設(shè)備中都是進(jìn)行并行到串行的變換

（C）發(fā)送設(shè)備進(jìn)行串行到并行的變換，在接受設(shè)備中都是進(jìn)行并行到串行的變換

（D）發(fā)送設(shè)備進(jìn)行并行到串行的變換，在接受設(shè)備中都是進(jìn)行串行到并行的變換

30.常用的虛擬存儲(chǔ)器尋址系統(tǒng)由—A_兩級(jí)存儲(chǔ)器組成。

A.主存一輔存；B.Cache—主存；C.Cache-輔存；D.主存一硬盤。

31.在運(yùn)算器中不包含—D—。

A.狀態(tài)寄存器；B.數(shù)據(jù)總線；C.ALU；D.地址寄存器。

32.計(jì)算機(jī)操作的最小單位時(shí)間是_A—。

A.時(shí)鐘周期；B.指令周期；C.CPU周期；D.中斷周期。

33.一個(gè)16KX32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是B。14+32=46

A.48；B.46；C.36；D.32。

34.某計(jì)算機(jī)字長是16位，它的存儲(chǔ)容量是1MB,按字編址，它的尋址范圍是A

lmb/2b=1024kb/2b=512k

A.512K；B.IM；C.512KB；D.1MB?

35.浮點(diǎn)數(shù)的表示范圍和精度取決于_Co

A.階碼的位數(shù)和尾數(shù)的機(jī)器數(shù)形式；B.階碼的機(jī)器數(shù)形式和尾數(shù)的位數(shù)：

C.階碼的位數(shù)和尾數(shù)的位數(shù)；D.階碼的機(jī)器數(shù)形式和尾數(shù)的機(jī)器數(shù)形式。

36.馮?諾伊曼機(jī)工作方式的基本特點(diǎn)是—B—。

A.多指令流單數(shù)據(jù)流；B.按地址訪問并順序執(zhí)行指令；

C.堆棧操作；D.存儲(chǔ)器按內(nèi)容選擇地址。

37.加法器采用先行進(jìn)位的目的是—C_。

A.優(yōu)化加法器的結(jié)構(gòu)；B.節(jié)省器材；C.加速傳遞進(jìn)位信號(hào)；D.增強(qiáng)加法器結(jié)構(gòu)。

3

38.下歹I」敘述中—B—是正確的。

A.控制器產(chǎn)生的所有控制信號(hào)稱為微指令；B.微程序控制器比硬連線控制器更加靈活;

C.微處理器的程序稱為微程序；D.指令就是微指令。

39.下列器件中存取速度最快的是C。

A.Cache；B.主存；C.寄存器；D.輔存。

40.直接、間接、立即三種尋址方式指令的執(zhí)行速度，由快至慢的排序是_C_。

A.直接、立即、間接；B.直接、間接、立即；

C.立即、直接、間接；D.立即、間接、直接。

41.存放欲執(zhí)行指令的寄存器是—D—。

A.MAR；B.PC；C.MDR；D.IRo

42.微程序放在_B_中。

A.存儲(chǔ)器控制器；B.控制存儲(chǔ)器；C.主存儲(chǔ)器；D.Cache。

43.運(yùn)算器由許多部件組成，其核心部分是_B。

A.數(shù)據(jù)總線；B.算術(shù)邏輯運(yùn)算單元；C.累加寄存器；D.多路開關(guān).

44.主存和CPU之間增加高速緩沖存儲(chǔ)器的目的是—A—。

A.解決CPU和主存之間的速度匹配問題；B.擴(kuò)大主存容量;

C.既擴(kuò)大主存容量，又提高了存取速度；D.擴(kuò)大輔存容量。

45.在浮點(diǎn)機(jī)中，判斷原碼規(guī)格化形式的原則是—B—。

A.尾數(shù)的符號(hào)位與第一數(shù)位不同；B.尾數(shù)的第一數(shù)位為1,數(shù)符任意；

C.尾數(shù)的符號(hào)位與第一數(shù)位相同；D.階符與數(shù)符不同。

46.設(shè)機(jī)器數(shù)采用補(bǔ)碼形式（含I位符號(hào)位），若寄存器內(nèi)容為9BH,則對(duì)應(yīng)的十進(jìn)制數(shù)為

_C_____O

A.-27；B.-97；C.-101；D.155。

47.在程序的執(zhí)行過程中，Cache與主存的地址映象是由D。

A.程序員調(diào)度的；B.操作系統(tǒng)管理的；C.由程序員和操作系統(tǒng)共同協(xié)調(diào)完成

的；D.硬件自動(dòng)完成的。

48.由于CPU內(nèi)部操作的速度較快，而CPU訪問一次存儲(chǔ)器的時(shí)間較長，因此機(jī)器周期通常

由一B_來確定。

A.指令周期；B.存取周期；C.間址周期；D.執(zhí)行周期。

49.CPU不包括_A_o

A.地址寄存器；B.指令寄存器IR;C.地址譯碼器；D.通用寄存器。

50.便于處理數(shù)組問題的尋址方式是_B_。

4

A.間接尋址；B.變址尋址；C.相對(duì)尋址；D.立即尋址。

51.當(dāng)定點(diǎn)運(yùn)算發(fā)生溢出時(shí)，應(yīng)C_。

A.向左規(guī)格化；B.向右規(guī)格化；C.發(fā)出出錯(cuò)信息；D.舍入處理。

52.下列敘述中―A—是正確的。

A.主存可由RAM和ROM組成；B.主存只能由ROM組成；

C.主存只能由RAM組成；D.主存只能由SRAM組成。

53.下列敘述中_A_是錯(cuò)誤的。

A.采用微程序控制器的處理器稱為微處理器；

B.在微指令編碼中，編碼效率最低的是直接編碼方式；

C.在各種微地址形成方式中，增量計(jì)數(shù)器法需要的順序控制字段較短；

D.以上都是錯(cuò)的。

54.在原碼加減交替除法中，符號(hào)位單獨(dú)處理，參加操作的數(shù)是—C_o

A.原碼;B.絕對(duì)值；C.絕對(duì)值的補(bǔ)碼；D.補(bǔ)碼。

55.程序計(jì)數(shù)器PC屬于—B—。

A.運(yùn)算器；B.控制器：C.存儲(chǔ)器：D.I/O設(shè)備。

56.目前在小型和微型計(jì)算機(jī)里最普遍采用的字母與字符編碼是_C_。

A.BCD碼；B.十六進(jìn)制代碼；C.ASCII碼；D.海明碼。

57.一個(gè)節(jié)拍信號(hào)的寬度是指_C—。

A.指令周期；B.機(jī)器周期；C.時(shí)鐘周期；D.存儲(chǔ)周期。

58.在單總線結(jié)構(gòu)的CPU中，連接在總線上的多個(gè)部件—B-。

A.某一時(shí)刻只有一個(gè)可以向總線發(fā)送數(shù)據(jù)，并且只有一個(gè)可以從總線接收數(shù)據(jù)；

B.某一時(shí)刻只有一個(gè)可以向總線發(fā)送數(shù)據(jù)，但可以有多個(gè)同時(shí)從總線接收數(shù)據(jù)；

C.可以有多個(gè)同時(shí)向總線發(fā)送數(shù)據(jù)，并且可以有多個(gè)同時(shí)從總線接收數(shù)據(jù)；

D.可以有多個(gè)同時(shí)向總線發(fā)送數(shù)據(jù)，但可以有一個(gè)同時(shí)從總線接收數(shù)據(jù)。

59.計(jì)算機(jī)中有關(guān)ALU的描述，_D—是正確的。

A.只做算術(shù)運(yùn)算，不做邏輯運(yùn)算；B.只做加法；C.能存放運(yùn)算結(jié)果；D.以上答案都

不對(duì)。

60.集中式總線控制中，_A方式對(duì)電路故障最敏感。

A.鏈?zhǔn)讲樵儯籅.計(jì)數(shù)器定時(shí)查詢；C.獨(dú)立請(qǐng)求；D.總線式。

61.指令寄存器的位數(shù)取決于—B—。

A.存儲(chǔ)器的容量；B.指令字長；C.機(jī)器字長;D.存儲(chǔ)字長。

62.—C—可區(qū)分存儲(chǔ)單元中存放的是指令還是數(shù)據(jù)。

5

A.存儲(chǔ)器；B.運(yùn)算器；C.控制器；D.用戶。

63.下列說法中—C—是正確的。

A.加法指令的執(zhí)行周期一定要訪存；B.加法指令的執(zhí)行周期一定不訪存;

C.指令的地址碼給出存儲(chǔ)器地址的加法指令，在執(zhí)行周期一定訪存；

D.指令的地址碼給出存儲(chǔ)器地址的加法指令，在執(zhí)行周期不一定訪存。

64.存儲(chǔ)字長是指_B_。

A.存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼組合；

B.存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼位數(shù)；

C.存儲(chǔ)單元的個(gè)數(shù)；D.機(jī)器指令的位數(shù)。

65.程序控制類指令的功能是—C—。

A.進(jìn)行主存和CPU之間的數(shù)據(jù)傳送；B.進(jìn)行CPU和設(shè)備之間的數(shù)據(jù)傳送;

C.改變程序執(zhí)行的順序；D.一定是自動(dòng)加+1。

66.在采用增量計(jì)數(shù)器法的微指令中，下一條微指令的地址—B—o

A.在當(dāng)前的微指令中；B.在微指令地址計(jì)數(shù)器中；C.在程序計(jì)數(shù)器；D.在CPU中。

67.在下列尋址方式中，—B—尋址方式需要先計(jì)算，再訪問主存。

A.立即；B.變址；C.間接；D.直接。

68.假設(shè)變量i、f和d的數(shù)據(jù)類型分別為int、float和double(int用補(bǔ)碼表示,float和double

分別用單精度和雙精度浮點(diǎn)數(shù)據(jù)格式表示)，已知

IEEE754i=785,f=1.5678e3,d=1.5el00?

若在32位機(jī)器中執(zhí)行下列關(guān)系表達(dá)式，則結(jié)果為“真”的是_B_。

(I)i==(int)(float)i(II)f==(float)(int)f

(III)f==(float)(double)f(IV)(d+f)-d==f

A.僅I和IIB.僅I和川C.僅II和川D.僅川和IV

6

填空題

1.計(jì)算機(jī)系統(tǒng)是由—硬件—和軟件兩大部分組成，軟件又分為系統(tǒng)軟件和_應(yīng)

用軟件。

2.系統(tǒng)總線按傳輸信息的不同分為地址總線、數(shù)據(jù)總線、控制總線三大

類。

3.五位二進(jìn)制補(bǔ)碼所能表示的十進(jìn)制整數(shù)范圍是-16至+15。

4.半導(dǎo)體SRAM靠觸發(fā)器存儲(chǔ)信息,半導(dǎo)體DRAM靠電容存儲(chǔ)信息。

5.動(dòng)態(tài)RAM的刷新方式通常有集中式、分散式、異步式三種。

6.完整的指令周期包括取指、間址、執(zhí)行、中斷四個(gè)子周期,影響指令

流水線性能的三種相關(guān)分別是結(jié)構(gòu)相關(guān)、數(shù)據(jù)相關(guān)和控制相關(guān)?

7.Cache和主存地址的映射方式有全相聯(lián)、直接相聯(lián)、組相聯(lián)

_____三種。

8.在計(jì)算機(jī)術(shù)語中，將運(yùn)算器和控制器和在一起稱為CPU,而將CPU和一

存儲(chǔ)器合在一起稱為主機(jī)。

9.計(jì)算機(jī)軟件一般分為兩大類：一類叫系統(tǒng)程序,另一類叫應(yīng)用程序o操

作系統(tǒng)屬于系統(tǒng)程序類。

10.主存儲(chǔ)器容量通常以MB表示，其中M=,B=8位：硬盤容量通常以

GB表不，其中G—230o

11.CPU能直接訪問cache和主存,但不能直接訪問磁盤和光盤。

12.指令字長度有單字長、雙字長、半字長三種形式。

13.計(jì)算機(jī)系統(tǒng)中，根據(jù)應(yīng)用條件和硬件資源不同，數(shù)據(jù)傳輸方式可采用并行傳送、

串行傳送、復(fù)用傳送。

14.通道是一個(gè)特殊功能的處理器,它有自己的指令專門負(fù)責(zé)數(shù)據(jù)輸入輸出

的傳輸控制。

15.并行I/O接口SCSI和串行I/O接口IEEE1394是目前兩個(gè)最具有權(quán)威性的標(biāo)

準(zhǔn)接口技術(shù)。

16.RISC的中文含義是精簡指令系統(tǒng)計(jì)算機(jī)，CISC的中文含義是復(fù)雜指令系統(tǒng)計(jì)算機(jī)

7

17.指令尋址的基本方式有兩種，順序?qū)ぶ贩绞胶吞S尋址.方式。

18.操作控制器的功能是根據(jù)指令操作碼和時(shí)序信號(hào)，產(chǎn)生各種操作控制信號(hào)，從而

完成取指令和執(zhí)行指令的控制。

19.設(shè)n=8(不包括符號(hào)位)，則原碼一位乘需做8次移位和最多8次加法,補(bǔ)碼Booth

算法需做8次移位和最多9次加法。

20.在組合邏輯控制器中，微操作控制信號(hào)由指令操作碼、_時(shí)序—和

.狀態(tài)條件決定。

21.在寫操作時(shí)，對(duì)Cache與主存單元同時(shí)修改的方法稱作全寫法，若每次

只暫時(shí)寫入Cache,直到替換時(shí)才寫入主存的方法稱作寫回法。

22.設(shè)相對(duì)尋址的轉(zhuǎn)移指令占2個(gè)字節(jié)，第一字節(jié)為操作碼，第二字節(jié)是位移量(用補(bǔ)碼表

示)，每當(dāng)CPU從存儲(chǔ)器取出一個(gè)字節(jié)時(shí)，即自動(dòng)完成(pc)+1->pc。設(shè)當(dāng)前指令地址為

3008H,要求轉(zhuǎn)移到300FH,則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容應(yīng)為06H,若當(dāng)前指令

地址為300FH,要求轉(zhuǎn)移到3004H,則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容為F4H。

23.指令尋址的基本方式有兩種，一種是順序?qū)ぶ贩绞?其指令地址由程序計(jì)數(shù)

器給出,另一種是跳躍尋址方式,其指令地址由指令本身給出。

24.在一個(gè)有四個(gè)過程段的浮點(diǎn)加法器流水線中，假設(shè)四個(gè)過程段的時(shí)間分別是Ti=60ns

、72=50ns.73=90ns.乃=80ns。則加法器流水線的時(shí)鐘周期至少為90ns。如果采用

同樣的邏輯電路，但不是流水線方式，則浮點(diǎn)加法所需的時(shí)間為280ns。

25.一個(gè)浮點(diǎn)數(shù)，當(dāng)其尾數(shù)右移時(shí)，欲使其值不變，階碼必須增加。尾數(shù)右移1位，

階碼加1。

26.存儲(chǔ)器由m(m=\,2,4,8,,)個(gè)模塊組成，每個(gè)模塊有自己的地址和數(shù)

據(jù)寄存器,若存儲(chǔ)器采用模m編址,存儲(chǔ)器帶寬可增加到原來的m倍。

27.CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫指令周期,它通常包含若干個(gè)

機(jī)器周期，而后者又包含若干個(gè)時(shí)鐘周期。

28.假設(shè)微指令的操作控制字段共18位，若采用直接控制，則一條微指令最多可同時(shí)啟動(dòng)

18個(gè)微操作命令。若采用字段直接編碼控制，并要求一條微指令能同時(shí)啟動(dòng)3個(gè)微

操作，則微指令的操作控制字段應(yīng)分3段，若每個(gè)字段的微操作數(shù)相同，這樣的微

指令格式最多可包含6個(gè)微操作命令。

29.按IEEE754標(biāo)準(zhǔn)，一個(gè)32位浮點(diǎn)數(shù)由符號(hào)位S、階碼E、尾數(shù)M三個(gè)域組成，其中S

占I位，E占8位,M占23位。

8

30.按照基本的存儲(chǔ)位元性質(zhì)的不同可以將隨機(jī)存取存儲(chǔ)器RAM分為SRAM和

DRAM。

31.若某計(jì)算機(jī)指令系統(tǒng)中包含123條機(jī)器指令，采用固定長度操作碼編碼，則至少需要設(shè)

計(jì)為7位操作碼。

32.CPU中，保存當(dāng)前正在執(zhí)行的指令的寄存器為IR（指令寄存器），保存下一條指令

地址的寄存器為PC（程序計(jì)數(shù)器），反應(yīng)當(dāng)前運(yùn)算結(jié)果狀態(tài)的寄存器為FLAGS（標(biāo)

志寄存器）。

33.在學(xué)習(xí)計(jì)算機(jī)技術(shù)過程中，為方便書寫，經(jīng)常將二進(jìn)制書寫成十六進(jìn)制。二進(jìn)制11011001

對(duì)應(yīng)的十六進(jìn)制為D9H,0110100110的十六進(jìn)制為1A6H。

34.計(jì)算機(jī)中常用的機(jī)器碼有原碼、補(bǔ)碼反碼和移碼。

35.某Cache-主存系統(tǒng)中，已知內(nèi)存容量為64KB,Cache容量為128B,塊大小為16B,則內(nèi)

存共4K塊，Cache共8行。

36.8位計(jì)算機(jī)中，若某十進(jìn)制整數(shù)x在該計(jì)算機(jī)中的原碼是10100011,則x為-35,x

的反碼為11011100,x的補(bǔ)碼為11011101<,

37.虛擬存儲(chǔ)器中常用的存儲(chǔ)管理方式有頁式虛擬存儲(chǔ)器，段式虛擬存儲(chǔ)器和段頁

式虛擬存儲(chǔ)器?

38.CPU的四個(gè)基本功能各是：指令控制、操作控制、時(shí)間控制和數(shù)據(jù)加工。

39.某4路組相聯(lián)系統(tǒng)中，主存容量64KB,按字節(jié)編址，Cache容量256B,塊大小為16B,

問主存地址中，標(biāo)記位占10位，Cache組號(hào)占2位，塊內(nèi)字節(jié)地址占4位。

40.控制單元可以根據(jù)其設(shè)計(jì)方法的不同分為微程序控制器和硬布線控制器。

41.水平型微指令的一般格式包括操作控制字段、判別測(cè)試字段和下地址字段。

42.計(jì)算機(jī)中的定點(diǎn)數(shù)可以用來表示定點(diǎn)整數(shù)和定點(diǎn)小數(shù)，若8位計(jì)算機(jī)中定點(diǎn)數(shù)的補(bǔ)碼為

01110000,則其表示的定點(diǎn)整數(shù)真值為+112,定點(diǎn)小數(shù)真值為+0.875。

43.機(jī)器指令的一般格式中包含操作碼字段和地址碼字段，其中操作碼字段用于確定計(jì)算機(jī)

所要完成的操作，地址碼字段依據(jù)其數(shù)量可以分為零地址、單地址、二地址等形式，其中二

地址指令又可以分為RR型指令、RS型指令和SS型指令。

44.數(shù)據(jù)串01010011的偶校驗(yàn)位為0,偶校驗(yàn)碼為001010011。

45.利用串行方式傳送字符，每個(gè)字符包含10個(gè)比特位，假設(shè)每秒鐘能傳送120個(gè)字符，則

波特率是1200bps，每比特位占用的時(shí)間是1/1200so

9

46.基本的機(jī)器指令格式中通常包含兩種字段，分別為操作碼和地址碼。

47.在8位計(jì)算機(jī)中，對(duì)數(shù)據(jù)01001011和11000101進(jìn)行邏輯與運(yùn)算的結(jié)果為01000001

或的結(jié)果為11001111,異或的結(jié)果為10001110。

10

判斷題

1.一個(gè)完整的計(jì)算機(jī)硬件系統(tǒng)包括控制器、存儲(chǔ)器、運(yùn)算器、輸入設(shè)備和輸出設(shè)備五大部件。

2.小數(shù)點(diǎn)在計(jì)算機(jī)中的表示是固定的。X

3.一個(gè)指令周期包含若干機(jī)器周期，一個(gè)機(jī)器周期包含若干個(gè)時(shí)鐘周期。V

4.定點(diǎn)整數(shù)表示時(shí)，0的原碼是唯一的，0的反碼和補(bǔ)碼不唯一。X

5.指令系統(tǒng)中所有機(jī)器指令的長度必須完全相同。X

6.控制器有微程序和硬布線兩種類型，其中后者又被稱為硬件邏輯控制器。V

7.CPU訪問存儲(chǔ)器的時(shí)間是由存儲(chǔ)器的容量決定的，存儲(chǔ)器容量越大，訪問存儲(chǔ)器所需的時(shí)

間就越長。X

8.半導(dǎo)體ROM信息可讀可寫，且斷電后仍能保持信息。X

9.使用變形補(bǔ)碼進(jìn)行加減法運(yùn)算可以避免溢出。X

10.計(jì)算機(jī)中的流水線是把一個(gè)重復(fù)的過程分解為若干個(gè)子過程，每個(gè)子過程與其他子過程

并行運(yùn)行，從而節(jié)省運(yùn)行時(shí)間。J

11.多體交叉編址的存儲(chǔ)器中，相鄰地址單元物理上屬于不同的存儲(chǔ)體。V

12.微程序控制器比硬布線控制器更容易實(shí)現(xiàn)指令的擴(kuò)充與修改。V

13.采用變形補(bǔ)碼進(jìn)行加減法運(yùn)算可以避免溢出。X

14.微程序控制器的運(yùn)行速度一般要比硬布線控制器更快。X

15.時(shí)鐘周期是CPU處理操作的最大時(shí)間單位。X

16.計(jì)算機(jī)的指令越多，功能越強(qiáng)越好。X

17.字符(0)的ASCII碼是30H,字符'A'的ASCII碼是65?V

18.在Cache地址映射中，全相聯(lián)映射是指內(nèi)存中的某一字節(jié)可以映射到Cache中的任意一

個(gè)字節(jié)的映射方式。X

19.沒有專門乘法器和除法器的CPU不能實(shí)現(xiàn)乘除運(yùn)算。X

20.機(jī)器指令一般由操作碼和地址碼組成，有時(shí)也需要增加尋址方式碼。V

21.MIPS是指每秒百萬條指令數(shù)，表征計(jì)算機(jī)執(zhí)行指令的速度。V

22.微程序控制器的運(yùn)算速度一般要比硬布線控制器更快。X

23.相對(duì)尋址方式中操作數(shù)的有效地址等于程序計(jì)數(shù)器值與偏移量之和。V

24.直接尋址方式是在指令字中直接給出操作數(shù)的值。X

25.計(jì)算機(jī)中總線的重要指標(biāo)之一是帶寬，它是指總線中數(shù)據(jù)線的寬度，用二進(jìn)制位的數(shù)目

來表示(如16位，32位總線)。X

26.CPU并不能直接讀取存儲(chǔ)在硬盤中的數(shù)據(jù)，也不能直接執(zhí)行硬盤中的程序，當(dāng)存在于硬

盤中的程序需要執(zhí)行時(shí)都需要拷貝至內(nèi)存中來執(zhí)行。V

27.一條總線一般是由多個(gè)設(shè)備共享，同時(shí)進(jìn)行數(shù)據(jù)通信，其中如果多個(gè)設(shè)備同時(shí)發(fā)送或接

收數(shù)據(jù)時(shí)會(huì)導(dǎo)致通信沖突或失敗，所以要在總線上增加總線仲裁控制。V

28.計(jì)算機(jī)的指令越多，功能越強(qiáng)越好。X

29.閃存中保存的信息必須不斷刷新，否則將會(huì)丟失。X

30.微程序控制器中，一條微指令是由多條機(jī)器指令組成。X

31.現(xiàn)代CPU由運(yùn)算器、控制器和內(nèi)部Cache構(gòu)成。V

32.硬布線控制器增加了到控存中讀取微指令的時(shí)間，執(zhí)行速度慢。X

33.指令系統(tǒng)中所有機(jī)器指令的長度必須完全相同。X

34.操作碼長度為6位的機(jī)器指令最多可指定36種不同的操作。X

35.總線一般分為數(shù)據(jù)總線、地址總線和控制總線三類。V

11

36.指令周期包括取指令和執(zhí)行指令兩個(gè)階段，其中取指令階段CPU到內(nèi)存中獲取一條指令,

執(zhí)行指令階段由內(nèi)部電路完成該指令所對(duì)應(yīng)的一系列操作。V

37.總線帶寬是衡量總線性能的重要指標(biāo)，它定義了總線本身所能達(dá)到的最高傳輸速率（但

實(shí)際帶寬會(huì)受到限制）。V

38.未設(shè)置乘除法指令的計(jì)算機(jī)系統(tǒng)就不能實(shí)現(xiàn)乘除法運(yùn)算。X

39.動(dòng)態(tài)存儲(chǔ)器是破壞性讀出，所以在不訪問動(dòng)態(tài)存儲(chǔ)器時(shí)不需要刷新。X

40.CPU執(zhí)行指令時(shí)，指令在內(nèi)存中的地址存放在程序計(jì)數(shù)器中。V

41.存儲(chǔ)單元是存放一個(gè)二進(jìn)制信息的存貯元。X

42.主程序運(yùn)行時(shí)何時(shí)轉(zhuǎn)向?yàn)橥庠O(shè)服務(wù)的中斷服務(wù)程序是預(yù)先安排好的。X

43.時(shí)序電路用來產(chǎn)生各種時(shí)序信號(hào)，以保證整個(gè)計(jì)算機(jī)協(xié)調(diào)地工作。V

44.引入虛擬存儲(chǔ)系統(tǒng)的目的是提高存儲(chǔ)速度。X

45.DMA方式進(jìn)行外設(shè)與主機(jī)交換信息時(shí)，不需要向主機(jī)發(fā)出中斷請(qǐng)求。X

46.CPU以外的設(shè)備都稱外部設(shè)備。X

47.奇偶校驗(yàn)可以糾正代碼中出現(xiàn)的錯(cuò)誤。X

48.用微指令的分段譯碼法設(shè)計(jì)微指令時(shí)，需將具有相斥性的微命令組合在同一字段內(nèi)。V

49.CPU訪問存儲(chǔ)器的時(shí)間是由存儲(chǔ)器的容量決定的，存儲(chǔ)容量與越大，訪問存儲(chǔ)器所需的

時(shí)間越長。X

50.一個(gè)更高級(jí)的中斷請(qǐng)求一定可以中斷另一個(gè)中斷處理程序的執(zhí)行.X

12

計(jì)算題

1.設(shè)機(jī)器數(shù)字長為8位(含一位符號(hào)位)，若A=+15,B=+24,求［A+B］補(bǔ)

和［A-B］補(bǔ)并還原成真值。

解：A=+15=+0001111,B=+24=+0011000［A］補(bǔ)=0,0001111,

［B］補(bǔ)=0,0011000,［-B］補(bǔ)=1,1101000

貝I［A-B］補(bǔ)=［A］補(bǔ)+［-B］補(bǔ)=0,0001111+1,1101000

1,1110111

［A-B］補(bǔ)=1,1110111故A-B=-0001001

=-9

2.設(shè)機(jī)器字長為16位，定點(diǎn)表示時(shí)，尾數(shù)15位，階符1位。

⑴定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)為多少？最小負(fù)數(shù)為多少？

⑵定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)為多少？最小負(fù)數(shù)為多少？

解：(1)定點(diǎn)原碼整數(shù)表示時(shí)

最大正數(shù)：(2i5-l)IO=(32767)io

最小負(fù)數(shù)：-(215-1)io=(-32767)io

(2)定點(diǎn)原碼小數(shù)表示時(shí)

最大正數(shù)：(1-2-15)10

最小負(fù)數(shù)：-(1-2-15)10

3.將十進(jìn)制數(shù)20.59375(-11.625)轉(zhuǎn)換成32位IEEE754格式浮點(diǎn)數(shù)的二進(jìn)制格式。

解：先將十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)：

20.59375=10100.10011

移動(dòng)小數(shù)點(diǎn)，使其變成1.M的形式：

10100.10011=1.010010011X24

得到：

S=0,e=4,E=100+01111111=10000011,M=010010011

最后得到32位浮點(diǎn)數(shù)的二進(jìn)制存儲(chǔ)格式為：

01000001101001001100000000000000=41A4C000H

4.計(jì)算IEEE754float的OxCIFFOOOO所對(duì)應(yīng)的浮點(diǎn)數(shù)真值。

解：先將十六進(jìn)制轉(zhuǎn)換成二進(jìn)制：

OxCIFFOOOOf0b11000001111111110000000000000000

按照IEEE754單精度浮點(diǎn)數(shù)格式將二進(jìn)制串進(jìn)行分割：

sEM

11000001111111110000000000000000

得到：

S=l,E=10000011=131,l.M=l.lllllll

對(duì)應(yīng)的浮點(diǎn)數(shù)真值為：

X=(-l)sX(l.M)X2E-127=-1.1111111x24=(-11111.111)2=-31.875

13

5.設(shè)被傳送的信息DlD2D3D4D5D6D7=10：L：L000,采用偶校驗(yàn)，計(jì)算海明碼H。

解：(1)己知k=7,設(shè)校驗(yàn)位為I■位，則應(yīng)滿足：

2r>=k+r+l

得到最小的r=4,是(7,4)海明碼。

(2)插入校驗(yàn)位：

H1H2H3H4H5H6H7H8H9H10Hll

位置2o2i2223

對(duì)應(yīng)位PlP2DIP3D2D3D4P4D5D6D7

(3)分組:

HlH2H3H4H5H6H7H8H9H10Hll

位置00010010001101000101011001111000100110101011

對(duì)應(yīng)位PlP2DIP3D2D3D4P4D5D6D7

G1組JJ、/J、,/V

G2組VJJJJJ

G3組JVVV

G4組VVJJ

（4）計(jì)算偶校驗(yàn)：

Pl=Dl?D2?D4?D5?D7=l?0?l?0?0=0

P2=Dl?D3?D4?D6?D7=l?l?l?0?0=l

P3=D2?D3?D4=0?l?l=0

P4=D5?D6?D7=0?0?0=0

(5)將校驗(yàn)位整合到原始數(shù)據(jù)中形成海明碼H=01100110000o

H1H2H3H4H5H6H7H8H9H10H11

對(duì)應(yīng)位P1P2D1P3D2D3D4P4D5D6D7

值01100110000

6.若已知生成多項(xiàng)式G(x)=1011和4位信息位1100,請(qǐng)計(jì)算其CRC檢驗(yàn)編碼。

解：(1)根據(jù)待校驗(yàn)信息的長度k,按照k+rW2r-l確定校驗(yàn)位r的位數(shù)得

Pmin=3

(2)將有效信息位左移r位(M(x)?xr)得到Q，(x)

1100左移3位得到1100000

(3)使用模2除法用Q<x)除以G(x)

1110

1011|1100000

1011

1110

1011

1010

1011

0010

0000

010

(4)將余數(shù)綴在原始數(shù)據(jù)后得到CRC編碼為：1100010

14

7.已知X=0.110,Y=-0.101,請(qǐng)使用原碼一位乘法求X*Y。

解：兇原=0.110[Y]原=1.101

部分積|乘數(shù)1/判斷位說明

00.000Yo.101丫3=1部分積+|X|

+00.110

00.110每次運(yùn)算結(jié)果右移1位

-A00.0110Yo.10丫3=0部分積+0

+00.000

00.0110每次運(yùn)算結(jié)果右移1位

—>00.00110Yo.1丫3=1部分積+|X|

+00.110

00.11110每次運(yùn)算結(jié)果右移1位

—?00.011110Yo

(X*Y)=(0?l).011110=1.011110

15

應(yīng)用題

1.某機(jī)字長16位，存儲(chǔ)字長等于指令字長，若存儲(chǔ)器直接尋址空間為128字，變址時(shí)的位

移量為一64?+63,16個(gè)通用寄存器可作為變址寄存器。設(shè)計(jì)一套指令格式，滿足下列尋址類型

的要求。

(1)直接尋址的二地址指令3條；(2)變址尋址的一地址指令6條；(3)寄存器尋址

的二地址指令9條；(4)直接尋址的一地址指令13條。

解：(1)直接尋址的二地址指令格式為

log23向上取整為2,0P為2位；存儲(chǔ)器直接尋址128字節(jié)，k>g2128=7,A為7位。

151413760

OPA1A2

277

0P編碼：00-10共3條，II用于后續(xù)擴(kuò)展。

(2)變址尋址的一地址指令格式為：

由于00-10已經(jīng)被直接尋址的二地址指令OP占用，因此只能使用11,log26向上取整為3,

因此需要在11后再擴(kuò)展3位，選取11000—11101共6條，乘IJ余11110?11111共2條用于后

續(xù)擴(kuò)展。

R1代表寄存器編號(hào)，由于通用寄存器的數(shù)量是16,取對(duì)數(shù)可得4位；

剩余為7位偏移量。

151110760

OPR1A2

547

(3)寄存器尋址的二地址指令格式為：

經(jīng)以上擴(kuò)展后還剩余11110~11111兩組編碼可繼續(xù)擴(kuò)展，1。82(9/2)向上取整為3,因此

11110000-11110100：5條，剩余3條

11111000-11111011：4條,剩余4條

1587430

OPR1R2

844

(4)直接尋址的一地址指令格式為：

經(jīng)以上擴(kuò)展后還剩余11110101?11110111三組以及11111100?11111111四組共7組可用，因

此log2(13/7)向上取整為1,因此

111101010-111101011.111101100-11110110k111101110-111101111

llllllOOO-llllllOOKIHlllOlO-llllllOlK111111100-111111101,111111110

剩下一組111111111可供后續(xù)擴(kuò)展。

15760

OPA

97

2.用16Kx8bit的SRAM芯片構(gòu)建一個(gè)64Kxi6bit的存儲(chǔ)系統(tǒng)。問:

(1)共需要多少SRAM芯片？

(2)這些SRAM芯片應(yīng)當(dāng)如何分組？請(qǐng)?jiān)O(shè)計(jì)分組方案？

(3)請(qǐng)畫出此存儲(chǔ)體的組內(nèi)組成框圖和組間組成框圖？

16

解：(1)(64KX16bit)/(16KX8bit)=8(片)

(2)將8個(gè)芯片分成兩組:

16KX8bit64KX8bit64KX16bit

地址線A0-A13A0?A15AO?A15

數(shù)據(jù)線DO?D7DO?D7DO?DI5

控制線R/W,/CSR/WR/W

第①組：1#,2#,3#,4#,第②組：5#,6#,7#,8#,其中組內(nèi)的4片進(jìn)行容量擴(kuò)展為

64KX8bit,兩個(gè)組之間進(jìn)行位擴(kuò)展為64Kxi6bit。

(3)組內(nèi)連接圖如下所示：

組間連接圖如下所示:

A0-A15

D0-D7

D8-D15

R/W

3.用8KX8bit的SRAM芯片構(gòu)建一個(gè)32KX16bit的存儲(chǔ)系統(tǒng)。問:

(1)共需要多少SRAM芯片？

(2)這些SRAM芯片應(yīng)當(dāng)如何分組？請(qǐng)?jiān)O(shè)計(jì)分組方案？

(3)請(qǐng)畫出此存儲(chǔ)體的組內(nèi)組成框圖和組間組成框圖？

解:(1)(32KX16bit)/(8KX8bit)=8(M")

17

(2)將8個(gè)芯片分成兩組:

8KX8bit32KX8bit32KX16bit

地址線AO?A12A0?A14AO?A14

數(shù)據(jù)線DO?D7DO?D7DO?DI5

控制線