第五章觸發(fā)器

1第5章觸發(fā)器內容提要：（1）基本RS觸發(fā)器和鐘控RS觸發(fā)器；（2）電平觸發(fā)D觸發(fā)器和邊沿觸發(fā)D觸發(fā)器；（3）邊沿觸發(fā)JK觸發(fā)器；（4）不同觸發(fā)器之間的互相轉換。25.1RS觸發(fā)器

主要內容：觸發(fā)器的概念基本RS觸發(fā)器的電路組成和邏輯功能時鐘的概念鐘控RS觸發(fā)器的電路組成和邏輯功能

RS觸發(fā)器的實際應用35.1.1基本RS觸發(fā)器

1．基本RS觸發(fā)器的電路結構和邏輯功能

Q和為兩個互補的輸出端，并且定義Q=0，=1為觸發(fā)器的0狀態(tài);Q=1，=0為觸發(fā)器的1狀態(tài)。4根據輸入信號R、S的不同取值組合，觸發(fā)器的輸出與輸入之間的關系有4種情況：（1）當S=R=0時，電路狀態(tài)保持不變，即原來的狀態(tài)被觸發(fā)器存儲起來，這體現了觸發(fā)器具有記憶功能。（2）當S=0，R=1時，觸發(fā)器為0狀態(tài)。這種情況稱為觸發(fā)器置0或觸發(fā)器復位，故R輸入端稱為復位端或置0輸入端。(結合（1）（2）可看出，輸入端為高電平有效)5（3）當S=1，R=0時，觸發(fā)器為1狀態(tài)。這種情況稱為觸發(fā)器置1或觸發(fā)器置位，故S輸入端稱為置位端或置1輸入端。（4）當S=1，R=1時，兩個輸出端均為0狀態(tài)。觸發(fā)器的兩輸出互補的邏輯關系被破壞。

當兩個輸入信號都同時撤走（變到0）后，觸發(fā)器的狀態(tài)將不能確定是1還是0。因此這種情況應當避免。6表5-1或非門組成的基本RS觸發(fā)器的真值表RSQ觸發(fā)器狀態(tài)00110101不變100*不變010*保持置1置0不定7對于左圖，可作同樣分析。這種觸發(fā)器是以低電平作為輸入有效信號的，在邏輯符號的輸入端用小圓圈表示低電平輸入信號有效。8表5-2與非門組成的RS觸發(fā)器的真值表RSQ觸發(fā)器狀態(tài)001101011*01不變1*10不變不定置0置1保持9如圖5所示，R、S為與非門組成的基本RS觸發(fā)器的輸入波形，根據其真值表，可確定輸出端Q和的波形（設Q的初始狀態(tài)為0）。10

2．集成基本RS觸發(fā)器74LS279

115.1.2鐘控RS觸發(fā)器

大部分觸發(fā)器是同步的雙穩(wěn)態(tài)電路，同步的意思就是只有某信號到來時觸發(fā)器的輸出才會改變。該信號稱為時鐘脈沖（ClockPulse，簡稱為時鐘，用CP表示）這種受時鐘信號控制的RS觸發(fā)器稱為鐘控RS觸發(fā)器。CP:時鐘脈沖(ClockPulse)

12

（1）當CP=0時，輸入信號R、S不會影響輸出端的狀態(tài)，故觸發(fā)器保持原狀態(tài)不變。此時狀態(tài)稱為“原狀態(tài)”，用Qn表示。（2）當CP=1時，R、S信號通過G1、G2門反相后加到由G3、G4門組成的基本RS觸發(fā)器上，此時的狀態(tài)稱為“新狀態(tài)”，用

Qn＋1表示。SR基本RS觸發(fā)器13SRSRQ0001不變Q11**SR1101101001101100SR14表5-3鐘控RS觸發(fā)器狀態(tài)轉換真值表CPSRQnQn+1功能說明00××××0101Qn+1=Qn保持1100000101Qn+1=Qn保持1101010100Qn+1=0置01110100111Qn+1=1置1111111011*1*不定15

根據上述真值表，故有鐘控RS觸發(fā)器的特性方程為：

鐘控RS觸發(fā)器雖然沒有實際的IC產品，但它是D觸發(fā)器、JK觸發(fā)器的基礎。165.1.3RS觸發(fā)器的應用

例5-1機械開關觸點“抖動”消除電路。機械開關的共同特性是當開關從一個位置扳到另一個位置時，會在最終形成固定接觸之前發(fā)生幾次物理震動或抖動。雖然這些抖動間隔非常短暫，但是它們可以產生瞬間電壓峰值而形成“毛刺”。

17185.2D觸發(fā)器主要內容電平觸發(fā)與邊沿觸發(fā)的概念電平觸發(fā)D觸發(fā)器的特點與邏輯功能邊沿觸發(fā)D觸發(fā)器的特點與邏輯功能異步清0與異步置1集成D觸發(fā)器74LS74195.2.1電平觸發(fā)D觸發(fā)器為了解決鐘控RS觸發(fā)器的R、S之間的約束問題，可對鐘控RS觸發(fā)器稍加修改，即將其R端接至G1門的輸出端，并將S改為D。在時鐘脈沖作用期間（CP=1時），將輸入信號D轉換成一對互補信號送至基本RS觸發(fā)器的兩個輸入端，使基本RS觸發(fā)器的兩個輸入信號只能是01或者是10兩種組合，解決了對輸入的約束問題。20當CP=1時，將，，代入鐘控RS觸發(fā)器的特性方程，即得到D觸發(fā)器的特性方程為：21

由此可見，在時鐘脈沖的作用下，D觸發(fā)器的新狀態(tài)僅取決于輸入信號D，而與原狀態(tài)無關。DQnQn+1010100110101表5-4D觸發(fā)器真值表（CP=1時）由于D觸發(fā)器是在CP=1期間控制D觸發(fā)器的狀態(tài)變化，所以稱為電平觸發(fā)D觸發(fā)器。故也稱為D鎖存器。其集成電路型號有74LS373和74LS75。22直接輸出D直接輸出D鎖存不變鎖存不變電平觸發(fā)的特點示意圖CP=1CP=1CP=0CP=023

這種電平觸發(fā)的D觸發(fā)器存在的問題是：在CP=1期間如果D端信號有變化，則輸出狀態(tài)也隨之改變。在一個時鐘脈沖周期中，觸發(fā)器發(fā)生多次翻轉的現象叫做空翻，如圖所示。24

例5-2

如圖5-8所示為電平觸發(fā)D觸發(fā)器的CP信號和D輸入信號，設初始狀態(tài)為0，確定輸出端Q的波形。CPDQ255.2.2邊沿D觸發(fā)器

邊沿觸發(fā)的觸發(fā)器只在時鐘脈沖的上升沿或下降沿時刻改變輸出狀態(tài)，并且邊沿前一瞬間的輸入信號有效。邏輯符號中，“>”表示CP為邊沿觸發(fā)，以區(qū)分于電平觸發(fā)，“?！北硎鞠陆笛赜|發(fā)。

26邊沿觸發(fā)（如上升沿）的特點示意圖Q初態(tài)只在時鐘脈沖的上升沿或下降沿時刻改變輸出狀態(tài)，并且邊沿前一瞬間的輸入信號有效。27

例5-3

圖中為上升沿觸發(fā)D觸發(fā)器的輸入信號和時鐘脈沖波形，設觸發(fā)器的初始狀態(tài)為0，確定輸出信號Q的波形。28

常用集成電路邊沿D觸發(fā)器的型號為74LS74，圖中SD、RD分別為異步置1端和異步置0端（或異步復位端）。

當異步置1端或異步置0端有效時，觸發(fā)器的輸出狀態(tài)將立即被置1或置0，而不受CP脈沖和輸入信號的控制。29

例5-4

下圖為邊沿D觸發(fā)器構成的電路圖，設觸發(fā)器的初始狀態(tài)Q1Q0=00，確定Q0及Q1在時鐘脈沖作用下的波形。305.3JK觸發(fā)器主要內容主從JK觸發(fā)器的電路構成主從JK觸發(fā)器的工作原理與邏輯功能一次變化現象（選講）邊沿JK觸發(fā)器的邏輯功能主從JK觸發(fā)器與邊沿JK觸發(fā)器的區(qū)別集成JK觸發(fā)器74LS76315.3.1主從JK觸發(fā)器

1．主從RS觸發(fā)器由兩個鐘控RS觸發(fā)器組成的主從RS觸發(fā)器電路如圖所示。32

（1）CP=1期間：主觸發(fā)器工作，其輸出狀態(tài)按照下面特性方程變化：上式中，S、R為CP=1期間的輸入信號，故主觸發(fā)器還存在“空翻”。而從觸發(fā)器保持輸出狀態(tài)不變。33

（2）CP由1變?yōu)?，即下降沿到來時，主觸發(fā)器保持CP=1期間的最后輸出狀態(tài)不變并作為從觸發(fā)器的輸入；同時，從觸發(fā)器開始工作：由于主觸發(fā)器的兩個輸出始終相反，故從觸發(fā)器的輸出狀態(tài)跟隨主觸發(fā)器的最后輸出狀態(tài)（根據鐘控RS觸發(fā)器的真值表得到）。故有：34（3）CP=0期間，即使S、R輸入信號發(fā)生變化，主觸發(fā)器的輸出狀態(tài)繼續(xù)不變，這使得從觸發(fā)器的輸入不變，故從觸發(fā)器保持上述動作后的輸出狀態(tài)不變。從觸發(fā)器無“空翻”。

綜上所述，在一個時鐘周期內，主觸發(fā)器可能發(fā)生多次翻轉，但從觸發(fā)器只發(fā)生一次翻轉，故整個主從RS觸發(fā)器克服了“空翻”現象。但其缺點也是顯而易見的，即輸入信號R、S仍然存在約束條件RS=0。35

2．主從JK觸發(fā)器主從JK觸發(fā)器在上述主從RS觸發(fā)器基礎上進一步改進而得到，通過引入反饋：

則此時輸入S、R自動滿足約束條件，且主觸發(fā)器只發(fā)生一次翻轉。36上式僅在CP的下降沿到來時有效。37在CP＝1的全部時間內，J、K輸入信號均為有效輸入信號主從JK觸發(fā)器時序圖38

由特性方程可得到主從JK觸發(fā)器狀態(tài)轉換真值表（CP下降沿時刻）輸入JK為0、0，輸出保持；為0、1或1、0，輸出與J相同。為1、1，輸出翻轉；39

例5-4

已知主從JK觸發(fā)器J、K的波形如圖所示，畫出輸出Q的波形圖（設初始狀態(tài)為0）。403．一次變化現象（選講）在CP＝1期間，若J、K信號發(fā)生變化，可能會導致主觸發(fā)器的狀態(tài)發(fā)生變化，但只能變化一次。這種現象稱為“一次變化現象”。一次變化現象可能帶來的問題：

它最終會造成從觸發(fā)器的錯誤翻轉，從而引起整個JK觸發(fā)器的錯誤翻轉。41第3個CP脈沖期間，信號J有一個干擾如圖虛線所示。干擾出現前，主、從觸發(fā)器的狀態(tài)都是Q=0；干擾出現后，使主觸發(fā)器變?yōu)镼=1；干擾消失后，由于一次變化現象的存在，不能使主觸發(fā)器恢復到原來的狀態(tài)0，因此當第3個CP的下降沿到來后，從觸發(fā)器的狀態(tài)為Q=1。解釋42若在CP=1期間，J、K信號發(fā)生了變化，就不能根據上述真值表或特性方程來決定輸出Q，可按以下方法來處理：①若原態(tài)Q=0，則由J信號決定其次態(tài)，而與K無關。此時只要CP=1期間出現過J=1，則CP下降沿時Q為1。否則Q仍為0。②若原態(tài)Q=1，則由K信號決定其次態(tài)，而與J無關。此時只要CP=1期間出現過K=1，則CP下降沿時Q為0。否則Q仍為1。43

例5-5

設主從JK觸發(fā)器的初態(tài)為1，試畫出它的輸出波形。Q445.3.2邊沿JK觸發(fā)器45邊沿JK觸發(fā)器具有以下特點：（1）邊沿JK觸發(fā)器在CP下降沿時產生翻轉，但CP下降沿前瞬間的J、K輸入信號為有效輸入信號。（2）對于主從JK觸發(fā)器，在CP＝1的全部時間內，J、K輸入信號均為有效輸入信號。故與主從JK觸發(fā)器相比，邊沿JK觸發(fā)器大大減少了干擾信號可能作用的時間，從而增強了抗干擾能力。（3）邊沿JK觸發(fā)器的真值表、特性方程與主從JK觸發(fā)器完全相同。（4）無“一次變化”問題。46CP下降沿前瞬間的J、K為有效輸入信號邊沿JK觸發(fā)器時序圖47例5-6

設邊沿JK觸發(fā)器的初態(tài)為0，輸入信號波形如圖所示，試畫出它的輸出波形。解：（1）以時鐘CP的下降沿為基準，劃分時間間隔，CP下降沿到來前為現態(tài)，下降沿到來后為次態(tài)。（2）每個時鐘脈沖下降沿來到后，根據觸發(fā)器的特性方程或狀態(tài)轉換真值表確定其次態(tài)。

48

例5-7

設邊沿JK觸發(fā)器的初態(tài)為0，輸入信號波形如圖所示，試畫出它的輸出波形。49例5-8

邊沿JK觸發(fā)器的J、K和CP的波形如圖所示，畫出Q的輸出波形，設初始狀態(tài)為0。50

例5-9

如圖所示是邊沿JK觸發(fā)器的連接圖，請畫出輸出端Q和的波形。若輸入脈沖是連續(xù)的，且頻率為fCP，則輸出端Q的頻率為fCP的一半，故此電路又稱為二分頻電路.

51

例5-10

邊沿JK觸發(fā)器FF0和FF1的連接如圖所示，設兩個觸發(fā)器的初始狀態(tài)都是0狀態(tài)，試確定輸出端Q1、Q0的波形，并寫出由這些波形所表示的二進制序列。5253集成電路JK觸發(fā)器邊沿型集成JK觸發(fā)器的常用型號有74LS73、74LS76等。545.4不同類型觸發(fā)器的相互轉換主要內容一種觸發(fā)器轉換為另一種觸發(fā)器的方法T和T＇觸發(fā)器D觸