數(shù)字電子技術(shù)（第五版）課件 4.3.1 加法器及其應(yīng)用

課程名稱(chēng)

數(shù)字電路與

邏輯設(shè)計(jì)第四章組合邏輯電路組合邏輯電路分析組合邏輯電路設(shè)計(jì)常用中規(guī)模組合部件原理與應(yīng)用組合邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn)組合邏輯電路分析組合邏輯電路設(shè)計(jì)常用中規(guī)模組合部件原理與應(yīng)用組合邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn)4.3常用組合邏輯部件的原理和應(yīng)用常用的中規(guī)模組合邏輯部件品種比較多。主要有

全加器譯碼器多路選擇器多路分配器數(shù)據(jù)比較器奇偶校驗(yàn)電路等。4.3.1半加器與全加器1.半加器設(shè)計(jì)ABSCi+100011011不考慮低位來(lái)的進(jìn)位的加法，稱(chēng)為半加。

例如：最低位的加法就是半加。完成半加功能的電路稱(chēng)為半加器。&=10

01

01

00

1全加器及其應(yīng)用2.全加器設(shè)計(jì)Ai

Bi

Ci-1Ci+1Si000001010011100101110111考慮低位來(lái)的進(jìn)位位的加法，稱(chēng)為全加。

除最低位之外的加法都是全加。

實(shí)現(xiàn)全加的電路稱(chēng)為全加器。0001011001101011全加器及其應(yīng)用Ai

Bi

Ci-1Si

Ci+1000000011001010011011001010101110011111

1全加器邏輯符號(hào)n位全加器進(jìn)位方式：串行進(jìn)位：超前進(jìn)位：每一位的進(jìn)位送給下一位的進(jìn)位輸入端，高位的運(yùn)算必須等到低位的加法運(yùn)算完成之后才能正確進(jìn)位。邏輯電路較簡(jiǎn)單，但速度較慢。

四位串行進(jìn)位加法器74LS83各位的進(jìn)位都可以同時(shí)產(chǎn)生，這樣每位的運(yùn)算不必等到低位的加法運(yùn)算結(jié)果。從而提高運(yùn)算速度。四位超前進(jìn)位加法器74LS283四位串行進(jìn)位加法器全加器及其應(yīng)用四位全加器進(jìn)位進(jìn)位進(jìn)位進(jìn)位全加器及其應(yīng)用3.全加器的應(yīng)用全加器還可以用于其它方面，例如：

二進(jìn)制的減法器

乘法運(yùn)算

BCD碼的加、減法碼組比較、變換奇偶校驗(yàn)……等等。全加器及其應(yīng)用例4.3.1：試用全加器構(gòu)成二進(jìn)制減法器。解：利用“加補(bǔ)”的概念，即可將減法用加法來(lái)實(shí)現(xiàn)。0111-0101=0010；

“1”0101補(bǔ)碼為1010+1=1011；0111+1011=10010B3B2B1B0A3A2A1A0全加器及其應(yīng)用例4.3.2：試用全加器構(gòu)成二進(jìn)制的乘法功能。解：以?xún)晌欢M(jìn)制數(shù)相乘為例進(jìn)位位進(jìn)位位全加器及其應(yīng)用&&&&&&&&&&&&MLN∑∑全加器及其應(yīng)用例4.3.3試用四位全加器構(gòu)成一位8421碼的加法電路。5+380101+001110008+5131000+010111018+9171000+1001

100018421BCD碼逢十進(jìn)一四位二進(jìn)制逢十六進(jìn)一判9電路和數(shù)>9時(shí)，對(duì)結(jié)果加（0110）和數(shù)≤9時(shí)，對(duì)結(jié)果加（0000）解：兩個(gè)8421碼相加仍舊是一個(gè)8421碼。0001001100010111全加器及其應(yīng)用0001111000120113111511101410S3S2S1S0設(shè)和位為：C4

S3

S2

S1

S0F全加器及其應(yīng)用例4.3.4試采用四位全加器完成8421BCD碼轉(zhuǎn)換為余3代碼。解：8421BCD碼加0011即得余3代碼，其轉(zhuǎn)換電路為：全加器及其應(yīng)用例4.3.5用全加器實(shí)現(xiàn)兩位8421BCD碼轉(zhuǎn)換為自然二進(jìn)制碼。其中B為二進(jìn)制的數(shù)符（0,1），下標(biāo)為權(quán)值解：