數(shù)字電子技術（第五版）課件 4.1-4.2 組合邏輯電路分析與設計

普通高等教育“十一五”國家級規(guī)劃教材數(shù)字電子技術（第五版）★課程名稱

數(shù)字電路與

邏輯設計主編教師簡介姓名：周慧鑫教授單位：西安電子科技大學主要研究方向：光電成像與圖像處理、目標檢測識別與跟蹤、高光譜圖像處理辦公地點：西安電子科技大學北校區(qū)西大樓辦公電話mail：cometlight@163.com第四章組合邏輯電路組合邏輯電路分析組合邏輯電路設計常用中規(guī)模組合部件原理與應用組合邏輯電路中的競爭和冒險組合邏輯電路分析組合邏輯電路設計常用中規(guī)模組合部件原理與應用組合邏輯電路中的競爭和冒險第四章組合邏輯電路組合邏輯電路

數(shù)字電路時序邏輯電路電路的輸出信號只是該時刻輸入信號的函數(shù)，與該時刻以前的輸入狀態(tài)無關。

特點：無記憶功能，無反饋回路電路的輸出信號不僅該時刻輸入信號的函數(shù)，還與過去的狀態(tài)有關。有記憶功能。組合邏輯框圖……X1X2Xn-1XnZ1Z2Zm-1Zm組合邏輯電路把每種狀態(tài)組合下的輸出狀態(tài)列出來，就可以形成描述組合邏輯的真值表。實際的兩種情況邏輯電路的分析邏輯電路的設計（邏輯電路綜合）任務：對已知的邏輯電路，用邏輯函數(shù)來描述，并以此列出它的真值表，確定其功能。任務：根據(jù)實際中提出的邏輯功能，設計出實現(xiàn)該邏輯功能的電路。4.1組合邏輯電路的分析分析過程：（1）由給定的邏輯電路圖，寫出輸出端的邏輯表達式；（2）列出真值表；（3）從真值表概括出邏輯功能；（4）對原電路進行改進設計，尋找最佳方案。

（第四步不一定都要進行，具體根據(jù)需要）（3）從真值表概括出邏輯功能；組合電路分析例4.1.1：已知邏輯電路如右圖，分析其功能。解：第一步寫出輸出端的邏輯表達式：&&&&組合電路分析第二步：列出真值表ABCABACBCF000000110000010100010001000101110000010100111001011101110110011101010111010011111111組合電路分析ABCF00000010010001111000101111011111第三步：用文字描述其功能。第四步：檢驗電路設計是否最簡。三變量多數(shù)表決器。已經是最簡，故無改進必要。00011110011111ABCABCAB0000010100111100101111011111組合電路分析例4.1.2：分析如圖所示電路的邏輯功能。解：&&≥1≥1=1組合電路分析ABCABCABCABCBCF000001010011100101110111000000110100000000000001100000000110011000100111010010011010001111010001二變量異或組合電路分析例4.1.3：分析如圖電路的功能。解：=1&&&=1組合電路分析ABCiSCi+10000000110010100110110010101011100111111全加器

——A被加數(shù)，B加數(shù)，

Ci低位向本位的進位；

S為三位相加的和數(shù)，

Ci+1是本位向高位的進位位。111110011010110010111101111011組合電路分析4.2組合邏輯電路的設計設計步驟：（1）將文字描述的邏輯命題變換為真值表；（2）進行函數(shù)化簡；（3）根據(jù)化簡結果和選定的門電路，畫出邏輯電路；任務：根據(jù)功能設計電路。組合電路設計&&&ABCF0000010100111001011101110001111001111ABC例4.2.1：設計三變量表決器，其中A具有否決結果權。解：A、B、C為1→贊成，0→反對

F為1→通過，0→被否決00000111用與非門實現(xiàn)組合電路設計例4.2.2：設計一個組合邏輯電路，將8421BCD碼變換為余3代碼。十進制數(shù)8421BCD碼ABCD余三代碼WXYZ00000100012001030011401005010160110701118100091001碼制變換電路ABCDWXYZ碼制變換電路框圖0011010001010110011110001001101010111100××××××××××××××××××××××××1010101111001101111011111011121314150001111000×1011×1111××101××ABCDW00011110001×011×1111××101××ABCDX000111100011×101×1111××10××ABCDY00011110