浙江理工大學(xué)信息學(xué)院《990數(shù)字電路》專業(yè)碩士歷年考研真題匯編

目錄

2014年浙江理工大學(xué)信息學(xué)院990數(shù)字電路[專業(yè)碩士]考研真題

2013年浙江理工大學(xué)信息學(xué)院990數(shù)字電路[專業(yè)碩士]考研真題

2012年浙江理工大學(xué)信息學(xué)院990數(shù)字電路[專業(yè)碩士]考研真題

2011年浙江理工大學(xué)信息學(xué)院990數(shù)字電路[專業(yè)碩士]考研真題

2010年浙江理工大學(xué)信息學(xué)院990數(shù)字電路[專業(yè)碩士]考研真題

2014年浙江理工大學(xué)信息學(xué)院990數(shù)字電路

[專業(yè)碩士]考研真題

浙江理工大學(xué)

2014年碩士學(xué)位研究生招生入學(xué)考試試題

考試科目：數(shù)字電路

代碼：990

（請(qǐng)考生在答題紙上答題，在此試題紙上答題無效）

一、填空題（本大題共10小題，每空格1.5分，共15分）錯(cuò)填、不

填均無分。

1．（1011110．01）2=______10

2．若10010111是82421BCD碼的一組代碼，則它對(duì)應(yīng)的十進(jìn)制數(shù)是

______。

3．邏輯函數(shù)的反函數(shù)=______。

4．不會(huì)出現(xiàn)的變量取值所對(duì)應(yīng)的最小項(xiàng)叫做______。

5．組合邏輯電路任何時(shí)刻的穩(wěn)定輸出僅僅只決定于______各個(gè)輸

入變量的取值。

6．描述時(shí)序邏輯電路的邏輯表達(dá)式有驅(qū)動(dòng)方程、______和輸出方

程。

7．4K×4位ROM，有______位地址輸入。

8．要把模擬量轉(zhuǎn)化成數(shù)字量一般要經(jīng)過四個(gè)步驟，分別稱為采

樣、保持、______、編碼。

9.D/A轉(zhuǎn)換器的主要參數(shù)有______、轉(zhuǎn)換時(shí)間和轉(zhuǎn)換精度。

10．集成單穩(wěn)態(tài)觸發(fā)電路的暫穩(wěn)態(tài)維持時(shí)間取決于______。

二、選擇題（本大題共10小題，每小題3分，共30分）錯(cuò)選、多選

或未選均無分。

11．若已知，判斷等式成立的

最簡(jiǎn)單方法是依據(jù)規(guī)則。______

A．代入規(guī)則

B．對(duì)偶規(guī)則

C．反演規(guī)則

D．互補(bǔ)規(guī)則

12.F(A,B,C)的任意兩個(gè)最小項(xiàng)之積等于______。______

A．0

B．1

C．ABC

D．

13．等于______

A．0

B．1

C．A

D．

14．將TTL與非門正常使用時(shí)，多余的輸入端應(yīng)______

A．全部接高電平

B．部分接高電平，部分接地

C．全部接地

D．部分接地，部分懸空

15.SR觸發(fā)器不具有______功能。

A．保持

B．翻轉(zhuǎn)

C．置1

D．置0

16．圖1時(shí)序電路的狀態(tài)圖中，具有自啟動(dòng)功能的是______

A．

B．

C．

D．

17．設(shè)集成十進(jìn)制加法計(jì)數(shù)器的初態(tài)為Q3Q2Q1Q0=1001，則經(jīng)過5

個(gè)CP脈沖以后計(jì)數(shù)器的狀態(tài)為______

A．0100

B．0000

C．0101

D．1001

18．哪種器件中存儲(chǔ)的信息在掉電以后即丟失______

A．EPROM

B．靜態(tài)RAM

C．PAL

D．EEPROM

19．多諧振蕩電路與單穩(wěn)態(tài)觸發(fā)電路的區(qū)別之一是______

A．前者有2個(gè)穩(wěn)態(tài)，后者只有1個(gè)穩(wěn)態(tài)

B．前者沒有穩(wěn)態(tài)，后者有2個(gè)穩(wěn)態(tài)

C．前者沒有穩(wěn)態(tài)，后者只有1個(gè)穩(wěn)態(tài)

D．兩者均只有1個(gè)穩(wěn)態(tài)，但后者的穩(wěn)態(tài)需要一定的外界信號(hào)維持

20.A/D轉(zhuǎn)換器中，轉(zhuǎn)換速度最高的為______轉(zhuǎn)換器。

A．并行比較型

B．逐次逼近型

C．計(jì)數(shù)型

D．雙積分型

三、分析題（本大題共7小題，第1小題13分，其余小題8分，共61

分）

21．化簡(jiǎn)題：

（1）用公式法證明：

（2）用卡諾化簡(jiǎn)邏輯函數(shù)F(A,B,C,D)＝∑m(3,4,5,6,10,13,14,15)，

求出最簡(jiǎn)“與-或”表達(dá)式。

（3）用卡諾化簡(jiǎn)邏輯函數(shù)F（A，B，C，D）

=∑m(1,5,6,7,11,12,13,15)求出最簡(jiǎn)“與-或”表達(dá)式。

22．寫出如圖2所示各電路的輸出函數(shù)表達(dá)式。

圖2

23．電路如圖3所示，分別寫出圖3（a）四選一數(shù)據(jù)選擇器74LS153

的輸出函數(shù)表達(dá)式和圖3（b）的74LS138譯碼器的輸出函數(shù)表達(dá)式。

圖3（a）____________圖3（b）

24．電路如圖4所示，已知輸入端,的電壓波形，試畫出與之對(duì)

應(yīng)的Q和的波形。

圖4

25．分析如圖5所示同步時(shí)序邏輯電路。要求：

（1）寫出各級(jí)觸發(fā)器的驅(qū)動(dòng)方程（激勵(lì)函數(shù)）；

（2）寫出各級(jí)觸發(fā)器的狀態(tài)方程；

（3）列出狀態(tài)轉(zhuǎn)移表；

（4）畫出狀態(tài)轉(zhuǎn)移圖；

（5）描述邏輯功能。

圖5

26．電路和輸入波形CP、A如圖6所示，設(shè)起始狀態(tài)Q1Q0=00，試

畫出Q1、Q0、B、C的波形。

圖6

27．圖7所示的電路是用施密特觸發(fā)電路構(gòu)成的多諧振蕩器，試畫

出電容器C兩端電壓vC和輸出電壓vO的波形。

圖7

四、設(shè)計(jì)題（本大題共4小題，每小題11分，共44分）

28．試用較少的與非門和非門設(shè)計(jì)一個(gè)兩位二進(jìn)制數(shù)平方器，并畫

出邏輯圖。輸入變量AB表示一個(gè)兩位二進(jìn)制數(shù)，輸出WXYZ為四位二

進(jìn)制數(shù)。輸入端只提供原變量。

29．中規(guī)模集成計(jì)數(shù)器74LS193引腳圖和邏輯符號(hào)、功能表分別如

圖8和如表1所示，其中和分別為進(jìn)位和借位輸出。

（1）請(qǐng)畫出進(jìn)行加法計(jì)數(shù)實(shí)驗(yàn)時(shí)的實(shí)際連接電路。

（2）試通過外部的適當(dāng)連線，將74LS193連接成8421BCD碼的十

進(jìn)制減法計(jì)數(shù)器。

圖8

表1

輸入

RDCPUCPDD3D2D1

1××××××

00××d3d2d1

01↑1×××

011↑×××

30．某工廠有三個(gè)車間，1車間需1kW電力，2車間需2kW電力，3

車間需3kW電力。這三個(gè)車間由兩臺(tái)發(fā)電機(jī)組供電，一臺(tái)是1kW，另一

臺(tái)是2kW，根據(jù)需要啟動(dòng)不同的發(fā)電機(jī)。為合理應(yīng)用電力并避免超負(fù)荷

運(yùn)轉(zhuǎn)，請(qǐng)?jiān)O(shè)計(jì)一個(gè)邏輯電路，能自動(dòng)完成配電任務(wù)。

31．用555為核心器件設(shè)計(jì)電路，要求按下“計(jì)時(shí)開始”按鈕啟動(dòng)計(jì)

時(shí)1秒，計(jì)時(shí)結(jié)束有聲光報(bào)警。

2013年浙江理工大學(xué)信息學(xué)院990數(shù)字電路

[專業(yè)碩士]考研真題

浙江理工大學(xué)

2013年碩士學(xué)位研究生招生入學(xué)考試試題

考試科目：數(shù)字電路代碼：990

（請(qǐng)考生在答題紙上答題，在此試題紙上答題無效）

一、填空題（本大題共10小題，每題1.5分，共15分）請(qǐng)?jiān)诿啃☆}

的空格中填上正確答案。錯(cuò)填、不填均無分。

1．四個(gè)電路輸入vI、輸出vO的波形如圖1所示，試寫出分別實(shí)現(xiàn)下

列功能的最簡(jiǎn)電路類型（不必畫出電路）。

（a）______；（b）______；（c）______；（d）______。

圖1

2．5個(gè)變量的邏輯函數(shù)，全體最小項(xiàng)之和為______。

3．三位二進(jìn)制減法計(jì)數(shù)器的初始狀態(tài)為101，四個(gè)CP脈沖后它的

狀態(tài)為______。

4．模/數(shù)轉(zhuǎn)換器（ADC）兩個(gè)最重要的指標(biāo)是轉(zhuǎn)換速度和______。

5．三態(tài)門輸出的CMOS電路中輸出狀態(tài)除了高電平（1態(tài)）、低電

平（0態(tài)）外，還包括______。

6．可以簡(jiǎn)化為______。

7．兩輸入端TTL與非門的輸出邏輯函數(shù)，當(dāng)A=B=1時(shí)，輸出

低電平且VZ=0.3V，當(dāng)該與非門加上負(fù)載后，輸出電壓將(增大，減

小)______。

8．現(xiàn)有容量為210×4位的SRAM2114，若要將其容量擴(kuò)展成211×8

位，則需要______片這樣的RAM。

9．?dāng)?shù)字信號(hào)在信號(hào)幅度的取值上是______。

10．函數(shù)的對(duì)偶式Y(jié)＇=______。

二、選擇題（本大題共10小題，每小題3分，共30分）在每小題列

出的四個(gè)備選項(xiàng)中只有一個(gè)是符合題目要求的，請(qǐng)將其代碼填寫在題后

的括號(hào)內(nèi)。錯(cuò)選、多選或未選均無分。

1．下列數(shù)中最大數(shù)是______

A．（100101110）2

B．（12F）16

C．（301）10

D．（10010111）8421BCD

2．下列邏輯等式中不成立的是______

A．

B．

C．

D．

3．圖2所示為一門電路的輸入輸出波形圖，其中A和B為輸入信

號(hào)，L為輸出信號(hào)。請(qǐng)問該門電路是______。

A．與非門；

B．或非門；

C．異或門；

D．同或門

圖2

4．以下對(duì)于CMOS門電路和LSTTL與非門電路的說法中錯(cuò)誤的是

______

A．CMOS門電路輸入端懸空會(huì)造成邏輯出錯(cuò)；

B．CMOS門電路輸入端接510W的小電阻到地相當(dāng)于接低電平；

C．LSTTL與非門輸入端懸空會(huì)造成邏輯出錯(cuò)；

D．LSTTL與非門輸入接510kW的大電阻到地相當(dāng)于接高電平。

5．下列關(guān)于組合邏輯電路中的競(jìng)爭(zhēng)、冒險(xiǎn)現(xiàn)象的說法中錯(cuò)誤的

是：______

A．電路未達(dá)到最簡(jiǎn)會(huì)產(chǎn)生競(jìng)爭(zhēng)與冒險(xiǎn)

B．邏輯函數(shù)卡諾圖中出現(xiàn)兩個(gè)不同與項(xiàng)對(duì)應(yīng)卡諾圈相切時(shí)，電路

存在競(jìng)爭(zhēng)，可能產(chǎn)生冒險(xiǎn)

C．當(dāng)一個(gè)變量在函數(shù)表達(dá)式中同時(shí)以原變量和反變量形式出現(xiàn)

時(shí)，電路可能產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)

D．在電路設(shè)計(jì)中可采用消除互補(bǔ)變量或增加乘積項(xiàng)的方法來避免

尖峰干擾

6．譯碼器74LS138處于允許編碼狀態(tài)，則其使能端取值為：

______

A．011

B．100

C．101

D．010

7．假設(shè)JK觸發(fā)器的現(xiàn)態(tài)Qn=0，要求Qn+1=0，則應(yīng)使______。

A．J=×，K=0

B．J=0，K=×

C．J=1，K=×

D．J=K=1

8．能起定時(shí)作用的電路是_______

A．施密特觸發(fā)器

B．單穩(wěn)態(tài)觸發(fā)器

C．多諧振蕩器

D．譯碼器

9．下列所示電路中實(shí)現(xiàn)的電路是（）

A．

B．

C．

D．

10．某8位D/A轉(zhuǎn)換器，當(dāng)輸入全為1時(shí)，輸出電壓為5.10V，當(dāng)輸入

D=（00001000）2時(shí)，輸出電壓為：______

A．0.04V

B．0.08V

C．0.16V

D．0.32V

三、分析題（本大題共6小題，共62分）

1．(1)用卡諾圖法將邏輯函數(shù)F（A，B，C，D）=Σm（5，6，7，

8，9）+Σd（10，11，12，13，14，15）

化為最簡(jiǎn)與-或式(6分)

（2）用公式化簡(jiǎn)法化簡(jiǎn)邏輯函數(shù)(5分)

2．圖3（a）所示LSTTL門電路，其電氣特性曲線如圖3（b）所

示。請(qǐng)按給定的已知條件寫出電壓表的讀數(shù)（填表1）。假設(shè)電壓表的

內(nèi)阻≥100kΩ。（8分）

（a）（b）

圖3

表1

ABCK電壓表讀數(shù)/V

000斷開

001斷開

110閉合

111閉合

3、設(shè)有二輸入二輸出的組合邏輯電路，它們的輸入波形（A、B）

和對(duì)應(yīng)的輸出波形（S、C）如圖4所示，試分別寫出它們的真值表和邏

輯表達(dá)式。（10分）

______

圖4

4、試用74HC151產(chǎn)生邏輯函數(shù)（要求：寫出轉(zhuǎn)

換表達(dá)式，并結(jié)合圖畫出具體電路圖）（10分）

5、分析如圖5所示同步時(shí)序邏輯電路的功能，寫出分析過程。（要

求：寫出驅(qū)動(dòng)方程、狀態(tài)方程、狀態(tài)轉(zhuǎn)換真值表和狀態(tài)轉(zhuǎn)換圖）（15

分）

圖5

圖6為簡(jiǎn)易門鈴電路，設(shè)電路中元器件參數(shù)合適，R>>R1，S為門

鈴按鈕，當(dāng)按鈕按一下放開后，門鈴可響一段時(shí)間。（8分）

(1)指出電路“Ⅰ”的名稱。

(2)分析電路“Ⅱ”在門鈴電路中的作用。

(3)欲調(diào)高鈴聲的音調(diào)，應(yīng)如何調(diào)節(jié)？

(4)欲延長(zhǎng)門鈴響的時(shí)間，又如何調(diào)節(jié)？

圖6

四、設(shè)計(jì)題（本大題共2小題，共43分）

1．設(shè)計(jì)一個(gè)電話機(jī)信號(hào)控制電路。電路有I0（火警）、I1（盜警）

和I2（日常業(yè)務(wù)）三種輸入信號(hào)，通過排隊(duì)電路分別從L0、L1、L2輸

出，在同一時(shí)間只能有一個(gè)信號(hào)通過。如果同時(shí)有兩個(gè)以上信號(hào)出現(xiàn)

時(shí)，應(yīng)首先接通火警信號(hào)，其次為盜警信號(hào)，最后是日常業(yè)務(wù)信號(hào)。試

按照上述輕重緩急設(shè)計(jì)該信號(hào)控制電路，要求用2輸入端與非門來實(shí)

現(xiàn)。（17分）

2、（1）定時(shí)器組成的參考框圖如圖7所示，按要求來完成。（6

分）

圖7

要求：針對(duì)“秒脈沖發(fā)生器”部分，若給定的晶振頻率為

32.768KHz：

（1）如果采用CD4060芯片來分頻，試問其3腳和2腳分別能輸出幾

Hz的脈沖？畫出應(yīng)用D觸發(fā)器的變換來實(shí)現(xiàn)二分頻的電路。

(2)設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測(cè)電路，當(dāng)連續(xù)出現(xiàn)四個(gè)和四個(gè)以上的1

時(shí)，檢測(cè)輸出信號(hào)為1，其余情況下的輸出信號(hào)為0。要求：觸發(fā)器選用

如圖8所示D觸發(fā)器，寫出設(shè)計(jì)步驟。（20分）

圖8

2012年浙江理工大學(xué)信息學(xué)院990數(shù)字電路

[專業(yè)碩士]考研真題

浙江理工大學(xué)

二O一二年碩士學(xué)位研究生招生入學(xué)考試試題

考試科目：數(shù)字電路

代碼：990

（請(qǐng)考生在答題紙上答題，在此試題紙上答題無效）

一、填空題(本大題共10小題，每空格1.5分，共15分)

1．邏輯函數(shù)的反演規(guī)則指出，對(duì)于任意一個(gè)函數(shù)F，如果將式中所

有的與、或運(yùn)算互換，0、1互換，______互換，就得到F的反函數(shù)。

2．格雷碼的特點(diǎn)是任意兩個(gè)相鄰的代碼中僅有_______位二進(jìn)制碼

不同。

3．輸出n位代碼的二進(jìn)制編碼器，一般有______個(gè)輸入信號(hào)端。

4．在數(shù)字電路中，凡是任一時(shí)刻的穩(wěn)定輸出不僅決定于該時(shí)刻的

輸入，而且還和______有關(guān)者，都叫做時(shí)序邏輯電路。

5.A/D轉(zhuǎn)換過程是通過取樣、保持、______、編碼四個(gè)步驟完成

的。

6．將十六進(jìn)制數(shù)（8C）16轉(zhuǎn)換為等值的十進(jìn)制數(shù)為______10。

7．當(dāng)J=K=______時(shí)，JK觸發(fā)器。

8.n位二進(jìn)制加法計(jì)數(shù)器的最大計(jì)數(shù)值為______。

9．自動(dòng)產(chǎn)生方波信號(hào)的電路稱為______。

10．當(dāng)RAM的字?jǐn)?shù)夠用、位數(shù)不夠用時(shí)，應(yīng)擴(kuò)展位數(shù)。其方法是

將各片RAM的______端、R/`W端和CS端并聯(lián)起來即可。

二、選擇題(本大題共10小題，每小題3分，共30分)

11.n個(gè)變量的邏輯函數(shù)應(yīng)該有______個(gè)最小項(xiàng)。

A．2n

B．n2

C．2n

D．2n-1

12．多諧振蕩器與單穩(wěn)態(tài)觸發(fā)器的區(qū)別之一是______。

A．前者有2個(gè)穩(wěn)態(tài)，后者只有1個(gè)穩(wěn)態(tài)

B．前者沒有穩(wěn)態(tài)，后者有2個(gè)穩(wěn)態(tài)

C．前者沒有穩(wěn)態(tài)，后者只有1個(gè)穩(wěn)態(tài)

D．兩者均只有1個(gè)穩(wěn)態(tài)，但后者的穩(wěn)態(tài)需要一定的外界信號(hào)維持

13．時(shí)序邏輯電路的一般結(jié)構(gòu)由______組合電路與組成。

A．全加器

B．存儲(chǔ)電路

C．譯碼器

D．選擇器

14．下列數(shù)碼均代表十進(jìn)制數(shù)6，其中按余3碼編碼的是______。

A．0110

B．1100

C．1001

D．1101

15．已知邏輯函數(shù)，則Y的最簡(jiǎn)與或表達(dá)式為

______。

A．

B．

C．A

D．

16.TTL與非門扇出系數(shù)的大小反映了與非門______能力的大小。

A．抗干擾

B．帶負(fù)載

C．工作速度

D．都不是

17．一個(gè)8選1數(shù)據(jù)選擇器，其地址輸入端（選擇控制輸入端）的個(gè)

數(shù)應(yīng)是______個(gè)。

A．1

B．8

C．4

D．3

18．對(duì)于JK觸發(fā)器，若J=K，則可完成______觸發(fā)器的邏輯功能。

A．SR

B．D

C．T

D．JK

19．在ADC電路中，為保證轉(zhuǎn)換精度，其采樣信號(hào)的頻率fs與輸入

信號(hào)中的最高頻率分量fmax應(yīng)滿足______。

A．fs≥fmax

B．fs≥2fmax

C．fs≤2fmax

D．fmax≥2fs

20．用______片1k′4位的ROM可以擴(kuò)展實(shí)現(xiàn)16k′8位ROM的功

能。

A．4

B．8

C．16

D．32

三、分析題（本大題共6小題，每小題10分，共60分）

21．化簡(jiǎn)題：

（1）用公式法證明：

（2）用卡諾化簡(jiǎn)邏輯函數(shù)F(A,B,C,D)＝∑m(3,4,5,6,10,13,14,15)，求

出最簡(jiǎn)“與-或”表達(dá)式。

22．寫出如圖1所示各電路的輸出函數(shù)表達(dá)式。

圖1

23．電路如圖2所示，分別寫出圖2（a）四選一數(shù)據(jù)選擇器

74LS153的輸出函數(shù)表達(dá)式和圖2（b）的74LS138譯碼器的輸出函數(shù)表

達(dá)式。

圖2（a）圖2（b）

24．電路如圖3所示，已知輸入端,的電壓波形，試畫出與之

對(duì)應(yīng)的Q和的波形。

圖3

25．分析如圖4所示同步時(shí)序邏輯電路。要求：

（1）寫出各級(jí)觸發(fā)器的驅(qū)動(dòng)方程（激勵(lì)函數(shù)）；

（2）寫出各級(jí)觸發(fā)器的狀態(tài)方程；

（3）列出狀態(tài)轉(zhuǎn)移表；

（4）畫出狀態(tài)轉(zhuǎn)移圖；

（5）描述邏輯功能。

圖4

26．圖5所示的電路是用施密特觸發(fā)電路構(gòu)成的多諧振蕩器，試畫

出電容器C兩端電壓vC和輸出電壓vO的波形。

圖5

四、設(shè)計(jì)題（本大題共3小題，共45分）

27．用一片8選1數(shù)據(jù)選擇器74LS151（邏輯符號(hào)和功能表分別如圖6

和表1所示）

.

.

.

（1）分析設(shè)計(jì)要求，列出真值表；

（2）寫出邏輯函數(shù)表達(dá)式；

（3）化為74LS151的標(biāo)準(zhǔn)形式，并畫出電路圖。

圖6

表1

輸入輸出

A2A1A0Y

1