第2章 基本邏輯運算及集成邏輯門

第2章基本邏輯運算及集成邏輯門主要內(nèi)容：本章學(xué)習(xí)簡單邏輯運算及常用邏輯門；了解TTL集成邏輯門電路的結(jié)構(gòu)、工作原理、特性和性能指標，正確處理各種門電路使用中的實際問題。教學(xué)安排：課堂教學(xué)4學(xué)時，實驗2學(xué)時。2.1基本邏輯運算2.2常用復(fù)合邏輯2.3集成邏輯門§2.1邏輯代數(shù)的基本概念0、邏輯邏輯代數(shù)：應(yīng)用代數(shù)方法研究邏輯問題—布爾代數(shù)或開關(guān)代數(shù)邏輯（logic）：一種因果思維數(shù)學(xué)方法：函數(shù)－變量（自變量、因變量）－函數(shù)關(guān)系十字路口的車輛與交通指揮燈－－－F=(R,Y,G)任意具有因果關(guān)系的邏輯變量－－－F=(A1,A2,…An)函數(shù)關(guān)系表示：圖形、公式、表格§2.1邏輯代數(shù)的基本概念一、邏輯變量

邏輯問題的前提是二值性問題，即一個問題只有二種答案，不是“真”就是“假”，不存在第三種似是而非的答案。這樣邏輯問題也可用二種代碼表示，一般用“1”和“0”表示二種答案。此處的“1”和“0”僅表示一個問題的二種結(jié)果，不表示數(shù),無大小之分。僅表示相互矛盾、相互對立的兩種邏輯狀態(tài)?！?”和“0”稱邏輯常量。邏輯變量用字母表示！如A、B、C等§2.1邏輯代數(shù)的基本概念一、邏輯變量邏輯代數(shù)邏輯值邏輯運算運算的表示0、1－代表兩種不同的狀態(tài)三個基本運算－與、或、非最基本的表示－真值表邏輯變量取值為邏輯值0或1§2.1邏輯代數(shù)的基本概念二、邏輯運算與邏輯關(guān)系表1.與運算開關(guān)A開關(guān)B燈F斷斷斷合合斷合合滅滅滅亮ABF100與邏輯真值表110100010只有決定某一事件的所有條件全部具備，這一事件才能發(fā)生“邏輯乘”(LogicMultiplication)邏輯結(jié)論：有0出0，全1為1函數(shù)表達式：F=A·B；F=A·B·C…真值表：運算規(guī)則：0·0=00·1=01·0=01·1=1A·0=0A·1=AA·A=A與運算§2.1邏輯代數(shù)的基本概念二、邏輯運算邏輯表達式F=A

B=AB與運算ABF

邏輯符號與邏輯運算符，也有用“

”、“∧”、“∩”、“&”表示與運算——波形圖§2.1邏輯代數(shù)的基本概念二、“或”邏輯運算2.或運算只有決定某一事件的有一個或一個以上條件具備，這一事件才能發(fā)生?！斑壿嫾印?LogicAddition)開關(guān)A開關(guān)B燈F斷斷斷合合斷合合亮亮亮滅ABF101101001110UFAB邏輯結(jié)論：有1出1，全0為0函數(shù)表達式：F=A+B；F=A+B+C+…

真值表：運算規(guī)則：0+0=00+1=11+0=11+1=1A+0=AA+1=1A+A=A或運算§2.1邏輯代數(shù)的基本概念二、邏輯運算N個輸入：邏輯表達式F=A+B或運算F=A+B+...+或邏輯運算符，也有用“∨”、“∪”表示或運算——波形圖§2.1邏輯代數(shù)的基本概念二、邏輯運算3.非運算當決定某一事件的條件滿足時，事件不發(fā)生；反之事件發(fā)生，非邏輯功能表開關(guān)A燈F斷亮通滅§2.1邏輯代數(shù)的基本概念二、“非”邏輯運算非運算非邏輯真值表邏輯符號AF1AF0110邏輯表達式F=A“-”非邏輯運算符“反相運算”(Inversion)、“邏輯否定”(LogicNegation)。邏輯結(jié)論：

A=0時F=1，A=1時F=0函數(shù)表達式：

真值表邏輯符號圖非運算復(fù)合邏輯——與非邏輯（NAND）邏輯結(jié)論：有0出1，全1出0ABF001011101110與非運算符號圖與非門§2.1邏輯代數(shù)的基本概念2.1.3、邏輯函數(shù)◆數(shù)字電路的特點及描述工具

數(shù)字電路是一種開關(guān)電路；

輸入、輸出量是高、低電平，可以用二元常量（0，1）來表示。

輸入量和輸出量之間的關(guān)系是一種邏輯上的因果關(guān)系。

◆邏輯函數(shù)的定義

F＝f(A1，A2，…，An)

其中：A1，A2，...，An為輸入邏輯變量，取值是0或1；

F為輸出邏輯變量，取值是0或1；

F稱為Al，A2，...，An的輸出邏輯函數(shù)。

二進制運算和邏輯代數(shù)的區(qū)別：二進制運算中的加法、乘法規(guī)則討論的是數(shù)值的運算法則，所以有進位問題，1+1=10。而且還可以相減、相除，且加法和減法、乘法和除法互為逆運算；但是，邏輯代數(shù)研究的是“0”、“1”兩種邏輯狀態(tài)的邏輯加、邏輯乘、邏輯非，是一種邏輯運算，所以1+1=1。小結(jié)常用的邏輯關(guān)系的表示方法有哪些？狀態(tài)表；真值表；邏輯函數(shù)表達式；邏輯符號圖；波形圖。第2章基本邏輯運算及集成邏輯門2.1基本邏輯運算2.2常用復(fù)合邏輯2.3集成邏輯門2.1.4復(fù)合邏輯——或非邏輯（NOR）邏輯結(jié)論：有1出0，全0出12.2.4復(fù)合邏輯—與或非邏輯2.1.4復(fù)合邏輯——異或邏輯（ExclusiveOR）邏輯結(jié)論：A≠B時F=1，A=B時F=0邏輯關(guān)系：輸入不同時，輸出為1；輸入相同時，輸出為0。異或門實現(xiàn)邏輯電路圖多變量異或的實現(xiàn)

導(dǎo)出邏輯（復(fù)合邏輯）——同或邏輯(ExclusiveNOR)邏輯結(jié)論：A=B時F=1，A≠B時F=0邏輯關(guān)系：輸入相同時，輸出為1；輸入不同時，輸出為0

。異或門同或門異或門同或門2.2.7正負邏輯正邏輯體制：用“1”表示高電位，“0”表示低電位的邏輯規(guī)則；負邏輯體制：用“1”表示低電位，“0”表示高電位的邏輯規(guī)則。表2.2.12真值表（正邏輯）表2.2.13真值表（負邏輯）2.2.7正負邏輯正邏輯體制：用“1”表示高電位，“0”表示低電位的邏輯規(guī)則；負邏輯體制：用“1”表示低電位，“0”表示高電位的邏輯規(guī)則。正與門負或門正或門負與門正與非門負或非正或非門負與非門1、什么是邏輯關(guān)系？什么是邏輯代數(shù)？2、簡述邏輯代數(shù)與普通代數(shù)的異同點。3、邏輯代數(shù)有哪些基本運算？什么是復(fù)合運算？常用的復(fù)合運算有哪些？4、常用的邏輯關(guān)系表示方法有哪些？5、正邏輯和負邏輯有何關(guān)系？小結(jié)作業(yè)：P38題1、2第2章基本邏輯運算及集成邏輯門2.1基本邏輯運算2.2常用復(fù)合邏輯2.3集成邏輯門門電路的集成2.3集成邏輯門

集成電路(IntegratedCircuit)就是將所有的元件和連線都制作在同一塊半導(dǎo)體基片(芯片)上。集成電路分模擬和數(shù)字兩大類。在數(shù)字集成邏輯電路中，常以“門”為最小單位。按其“集成度”（一定大小的芯片上所含門的數(shù)量多少）分成：小規(guī)模集成電路(SSI)，一塊芯片上含1~50個門。中規(guī)模集成電路(MSI),一塊芯片上含50~100個門。大規(guī)模集成電路(LSI),一塊芯片上含100~10000個門。超大規(guī)模集成電路(VLSI),一塊芯片上含104~106個門。雙極型集成邏輯門電路：以雙極型晶體管（電子和空穴兩種載流子均參與導(dǎo)電）為基礎(chǔ)的集成邏輯門。主要有下列幾種類型：晶體管—晶體管邏輯(TTL：Transistor-TransistorLogic)；高閾值邏輯(HTL：HighThresholdLogic)；射極耦合邏輯(ECL：EmitterCoupledLogic)；

集成注入邏輯(I2L：IntegratedInjectionLogic)。集成邏輯門雙極性集成邏輯門單極性集成邏輯門單極型集成邏輯門電路：以單極型晶體管（只有一種極性的載流子：電子或空穴）為基礎(chǔ)的集成邏輯門。目前應(yīng)用得最廣泛的是金屬氧化物半導(dǎo)體場效應(yīng)管邏輯電路(MOS：MetalOxideSemiconductor)。MOS電路又可分為：

PMOS(P溝道MOS)；

NMOS(N溝道MOS)；

CMOS(PMOS—NMOS互補)。集成邏輯門雙極性集成邏輯門單極性集成邏輯門單極型集成邏輯門電路：以單極型晶體管（只有一種極性的載流子：電子或空穴）為基礎(chǔ)的集成邏輯門。目前應(yīng)用得最廣泛的是金屬氧化物半導(dǎo)體場效應(yīng)管邏輯電路(MOS：MetalOxideSemiconductor)。MOS電路又可分為：

PMOS(P溝道MOS)：P溝道MOS管制作，工作速度低，而且采用負電源，不便和TTL電路連接，故其應(yīng)用受到限制。集成邏輯門雙極性集成邏輯門單極性集成邏輯門單極型集成邏輯門電路：以單極型晶體管（只有一種極性的載流子：電子或空穴）為基礎(chǔ)的集成邏輯門。②NMOS(N溝道MOS)：N溝道MOS管制作，工作速度比PMOS電路高，集成度高，而且采用正電源，便于和TTL電路連接。其制造工藝適宜制作大規(guī)模數(shù)字集成電路，如存儲器和微處理器等。集成邏輯門雙極性集成邏輯門單極性集成邏輯門單極型集成邏輯門電路：以單極型晶體管（只有一種極性的載流子：電子或空穴）為基礎(chǔ)的集成邏輯門。

③CMOS(PMOS—NMOS互補)：P溝道和N溝道兩種MOS管構(gòu)成的互補電路制作，工作速度高，功耗小，并且可用正電源，便于和TTL電路連接。既適宜制作大規(guī)模數(shù)字集成電路，如寄存器、存儲器、微處理器及計算機中的常用接口等，又適宜制作大規(guī)模通用型邏輯電路，如可編程邏輯器件等。集成邏輯門雙極性集成邏輯門單極性集成邏輯門2.3.1TTL與非門1.TTL與非門的典型電路

&

2.3.1TTL與非門1.TTL與非門的典型電路2.3.1TTL與非門1.TTL與非門的典型電路輸入級：由多發(fā)射極管V1和電阻R1組成，完成邏輯上的“與”。中間級：由V2、R2、R3組成。由于V2的集電極和發(fā)射極為V3、V5提供了兩個相位相反的信號，所以這級又稱倒相級。2.3.1TTL與非門1.TTL與非門的典型電路輸出級：由V3、V4、V5、R4、R5組成。其中，V5為反相器，V3、V4組成的復(fù)合管是V5的有源負載，完成邏輯上的“非”。由中間級提供的兩個相位相反的信號，使V4、V5總處于一管導(dǎo)通而另一管截止的工作狀態(tài)。這種形式的輸出電路稱為“推拉式輸出”電路。2.3.1TTL與非門1.TTL與非門的典型電路輸出級的特點：無論輸出是高電平還是低電平，輸出電阻都比較低。這是因為當輸出為低電平時，V5飽和，V4截止，輸出電阻rO=rCES5，值很小。當輸出為高電平時，V5截止，V3、V4導(dǎo)通，V3、V4工作在射極跟隨器狀態(tài)，輸出電阻rO的阻值很小。由于電阻rO值很小使得電路帶負載的能力增強。2.3.1TTL與非門1.TTL與非門的典型電路輸入端有0（0.3V）輸入2.功能分析V1的對應(yīng)發(fā)射結(jié)優(yōu)先導(dǎo)通，V1基極電壓Ub1被鉗位在

Ub1=UA+UBe1=0.3+0.7=1V

該電壓不足以使V1集電結(jié)、V2、V5導(dǎo)通，所以V1集電結(jié)、V2、V5截止。UR5=Ie3R5>>UR2=Ib3R2V3基極電壓：Ub3≈UCC=5V輸出電壓：

UF=Ub3-Ube3-Ube4=5-0.7-0.7=3.6V結(jié)論：電路輸出為高電平3.6V(F=1)，符合與非門“有0出1”的邏輯關(guān)系。輸出高電平表明與非門這時可帶拉流負載。輸入端有0（0.3V）輸入2.功能分析當UO=UOH時，稱與非門處于關(guān)閉狀態(tài)。輸入端全部接高電平（3.6V）V1的Ub1被鉗位在2.1V上，于是V1的三個e結(jié)都反偏截止。電源UCC通過R1、V1的c結(jié)向V2、V5提供基極電流，使V2、V5導(dǎo)通飽和，輸出電壓UF=UCES5=0.3V。結(jié)論：電路輸出為低電平0.3V(F=0)，符合與非門“全1出0”的邏輯關(guān)系。2.功能分析當UO=UOL時，稱與非門處于開門狀態(tài)。輸入端全部接高電平（3.6V）Uc2=UCES2+Ub5=0.3+0.7=1VUb4=Ue3=Uc2-Ube3=1-0.7=0.3VUe4=UCES5=0.3VUb4=Ue4，V4處于零偏截止狀態(tài)，致使Ic5≈0，意味著V5處于深飽和狀態(tài)，允許灌入的負載電流較大，約在十幾mA以上。輸出低電平表明與非門這時可帶灌流負載。2.功能分析輸入端懸空2.功能分析TTL電路的某輸入端懸空，可以等效地看作該端接入了邏輯高電平。實際電路中，懸空易引入干擾，故對不用的輸入端一般不懸空，應(yīng)作相應(yīng)的處理。輸入端通過電阻RE接地2.功能分析當TTL與非門的某一輸入端通過電阻RE接地時，若RE

≤0.5kΩ，則該端相當于輸入邏輯低電平；若RE

≥2kΩ，則該端相當于輸入邏輯高電平。電壓傳輸特性及主要參數(shù)3.主要參數(shù)①ab段（截止區(qū)）0≤uI<0.6V，uO=3.6V。②bc段（線性區(qū)）0.6V≤uI<1.3V，uO線性下降。③cd段（轉(zhuǎn)折區(qū)）1.3V≤uI<1.5V，uO急劇下降。④de段（飽和區(qū)）uI≥1.5V，uO=0.3V。電壓傳輸特性及主要參數(shù)輸出高電平UOH

當輸入端任一端接低電平時，輸出均應(yīng)為高電平UOH。反映在電壓傳輸特性曲線上，UOH就是ab段所對應(yīng)的輸出電壓，典型值為3.6V。3.主要參數(shù)電壓傳輸特性及主要參數(shù)輸出低電平UOL

當輸入全為高電平時，輸出應(yīng)為低電平UOL。反映在電壓傳輸特性曲線上，UOL就是de段所對應(yīng)的輸出電壓，典型值為0.3V。3.主要參數(shù)電壓傳輸特性及主要參數(shù)額定值UOH=3V，UOL=0.35VCT54/74和CT54/74H系列USH≥2.4V，USL≤0.4VCT54/74S和CT54/74LS系列USH≥2.7V，USL≤0.5V。3.主要參數(shù)電壓傳輸特性及主要參數(shù)關(guān)門電平UOFF

在保證輸出電壓UOH=2.7V(即額定高電平的90%)的條件下，將允許的最大輸入低電平，稱為關(guān)門電平UOFF。一般情況UOFF≥0.8V。3.主要參數(shù)電壓傳輸特性及主要參數(shù)開門電平UON

在保證輸出電壓UOL=0.35V(額定低電平)的條件下，將允許的最小輸入高電平，稱為開門電平UON。一般情況UON≤1.8V。3.主要參數(shù)電壓傳輸特性及主要參數(shù)3.主要參數(shù)UOFF與UON是很重要的參數(shù)，它們反映了電路的抗干擾能力。為分析方便起見，引入一個閾值電壓或稱門檻電壓UT(Threshold)，UT約為1.4V。具體為：當uI<UT時，與非門關(guān)門(V5管截止)，輸出為高電平；當uI>UT時，與非門開門(V5管導(dǎo)通)，輸出為低電平。電壓傳輸特性及主要參數(shù)理想電壓傳輸特性3.主要參數(shù)電壓傳輸特性及主要參數(shù)抗干擾能力抗干擾能力是保證與非門在輸出狀態(tài)不變的情況下，允許輸入電壓偏離規(guī)定值的極限，一般以噪聲容限值來定量說明。3.主要參數(shù)電壓傳輸特性及主要參數(shù)低電平噪聲容限UNL

保證與非門輸出仍為高電平時，輸入端所允許疊加的一個“最大正向干擾電壓”。由電壓傳輸特性曲線可得：UNL=UOFF-UIL

=0.8-0.3=0.5V3.主要參數(shù)電壓傳輸特性及主要參數(shù)高電平噪聲容限UNH

保證與非門輸出仍為低電平時，輸入端所允許疊加的一個“最大負向干擾電壓”。由電壓傳輸特性可得：

UNH=UIH-UON

=3.6-1.8=1.8V3.主要參數(shù)輸入特性及主要參數(shù)輸入特性是指與非門輸入電壓UI和輸入電流iI的關(guān)系曲線，也稱輸入伏安特性。3.主要參數(shù)輸入特性及主要參數(shù)輸入短路電流IIS

在輸入特性曲線上，對應(yīng)于uI=0的輸入電流。3.主要參數(shù)輸入特性及主要參數(shù)輸入短路電流IIS

當此與非門是由前級門驅(qū)動時，IIS就是流入前級與非門V5管的灌流之一，是前級門的灌流負載。IIS的大小將直接影響前級與非門的工作情況，因此對IIS要有一個限制，例如IIS<2mA。3.主要參數(shù)輸入端限流電阻（關(guān)門電阻ROFF）：輸入特性及主要參數(shù)輸入漏電流IIH

當任何一個輸入端接高電平時，其對應(yīng)的V1管e結(jié)都處于截止狀態(tài)，這時流經(jīng)此e結(jié)的反向電流稱為輸入漏電流IIH

。3.主要參數(shù)輸入特性及主要參數(shù)輸入漏電流IIH

當此與非門是由前級門驅(qū)動，且前級門的輸出為高電平時，IIH就是前級門的拉電流負載。顯然，IIH越大，前級門輸出級的負載就越重。3.主要參數(shù)輸出特性及主要參數(shù)拉流負載灌流負載當TTL與非門輸出為高電平時，它向負載提供電流，相當于負載從與非門中拉出電流，此負載就稱為拉電流負載。3.主要參數(shù)輸出特性及主要參數(shù)拉流負載灌流負載拉電流IOH=NIIH，式中N為所帶同類型負載門的個數(shù)。負載RL越小，拉電流IOH就越大，前級門輸出的高電平UOH也就越低。3.主要參數(shù)輸出特性及主要參數(shù)拉流負載灌流負載一般將輸出高電平降到UOH=2.7V時的拉電流定為最大拉流IOHMAX。實際應(yīng)用時拉電流約取3mA。3.主要參數(shù)輸出特性及主要參數(shù)拉流負載灌流負載拉流負載——輸入端有低電平當與非門輸入端A接高電平，B、C接地時。A相對于B、C來講，分別組成NPN寄生三極管，流過A端的電流IIH就是來自前級的拉流IOH。3.主要參數(shù)輸出特性及主要參數(shù)拉流負載灌流負載拉流負載——輸入端全為高電平當與非門輸入全為高電平時，這時多發(fā)射極管工作在倒置放大狀態(tài)，Ic1=Ib1+Ie1。Ie1就是來自前級的IOH，它是流過后級各輸入端的IIH之和。3.主要參數(shù)輸出特性及主要參數(shù)拉流負載灌流負載當TTL與非門輸出為低電平時，負載電流可以灌入TTL與非門的V5管，此負載就稱為灌電流負載。3.主要參數(shù)輸出特性及主要參數(shù)拉流負載灌流負載灌電流IOL=NIIS，式中N為所帶同類型負載門的個數(shù)。顯然，負載RL越小，灌入前級V5管的灌電流IOL就越大，V5管飽和的程度就會變淺，前級門輸出的低電平UOL也就越高。3.主要參數(shù)輸出特性及主要參數(shù)拉流負載灌流負載一般將輸出低電平UOL=0.35V時的灌電流定為最大灌流IOLMAX。3.主要參數(shù)輸出特性及主要參數(shù)拉流負載灌流負載

由于TTL與非門采用推拉式輸出，當輸出為低電平時，V4截止使Ic5≈0，V5處于深飽和狀態(tài)，允許灌入的負載電流較大，約在十幾mA以上，所以TTL與非門帶灌電流負載的能力要比帶拉電流負載的能力強。3.主要參數(shù)輸出特性及主要參數(shù)——扇出系數(shù)No扇出系數(shù)No是指一個與非門能夠驅(qū)動同類型與非門的最大數(shù)目。它是衡量門電路帶負載能力的一個重要參數(shù)。驅(qū)動同類型與非門時最大的電流是發(fā)生在輸出低電平帶灌流負載的情況下，且IOL=NoIIS。一般No=8~10。3.主要參數(shù)其它參數(shù)——平均傳輸延遲時間tpd(passdelay)平均傳輸延遲時間是衡量門電路開關(guān)速度的重要指標。平均傳輸延遲時間定義為tpd的典型值約為3ns~40ns。3.主要參數(shù)其它參數(shù)——空載功耗空載功耗指與非門空載時電源總電流Ic與電流電壓UCC的乘積。將輸出為低電平時的功耗稱為空載導(dǎo)通功耗PON。將輸出為高電平時的功耗稱為空載截止功耗POFF。一般PON>POFF。TTL與非門電路的空載功耗一般為1-22mW。3.主要參數(shù)3.主要參數(shù)2.3.2OC門TTL門結(jié)構(gòu)特點：采用推拉式輸出電路，無論是輸出高電平還是低電平，輸出電阻都比較低，只有幾至幾十Ω。TTL使用要求：不能直接相連，否則可能因功耗太大而損壞兩個門的輸出管。為了克服一般TTL門不能直接相連的缺點2.3.2OC門OC門結(jié)構(gòu)特點：用外接電阻RC來代替V3、V4復(fù)合管組成的有源負載。當n個OC門相連時，可共用一個外接負載電阻RC。RC的取值原則：應(yīng)證輸出高電平UOH≥2.7V，輸出低電平UOL≤0.35V。

2.3.2OC門注意：OC門在使用時輸出端與電源UCC之間必須外接一個負載電阻RC。上拉電阻RC的取值范圍：

RCmin≤RC≤RCmax2.3.2OC門應(yīng)用：能實現(xiàn)“線與”功能。實現(xiàn)多路信號的總線分時傳輸；實現(xiàn)電平轉(zhuǎn)換(抬高輸出電平)；驅(qū)動非邏輯性負載；用來實現(xiàn)“與或非”運算。2.3.3三態(tài)門三態(tài)門：輸出有三種狀態(tài)的與非門(TristateLogicGate)，簡稱TSL門。特點：輸出端除了有高電平、低電平兩種狀態(tài)外，還增加了一個“高阻態(tài)”，或稱“禁止態(tài)”。輸入級多了一個“控制端”，或稱“使能端”E。2.3.3三態(tài)門當E=1時，與非門處于正常工作狀態(tài)，。2.3.3三態(tài)門當E=0時，則V1的Ub1=1V，V2、V5截止。同時因為Ub3被鉗位在Ub3=Ue+Ud=0.3+0.7=1V，所以V4也截止。這時從輸出端看進去，電路處于高阻態(tài)，相當于開路。2.3.3三態(tài)門2.3.3三態(tài)門三態(tài)門應(yīng)用——數(shù)字系統(tǒng)的總線結(jié)構(gòu)當多個門利用一條總線來傳輸信息時，每一時刻只允許一個門處于工作狀態(tài)，其余的門不應(yīng)影響總線的信息，均應(yīng)處于高阻態(tài)，相當于與總線脫開。三態(tài)門應(yīng)用——實現(xiàn)數(shù)據(jù)的雙向傳輸當E=1時，G1工作，G2高阻態(tài)，信號由A傳輸?shù)紹。當E=0時，G2工作，G1高阻態(tài)，信號由B傳輸?shù)紸。改變控制器E的電平，就可控制信號的傳輸方向。如果A為主機，B為外部設(shè)備，則通過一根導(dǎo)線，既可由A向B輸出數(shù)據(jù)，又可由B向A輸入數(shù)據(jù)，互相不干擾。三態(tài)門和OC門的性能比較三態(tài)門的開關(guān)速度比OC門快；允許接到總線上三態(tài)門的個數(shù)原則上不受限制，但允許接到總線上的OC門的個數(shù)受到上拉電阻RL取值的限制；OC門可以實現(xiàn)“線與”邏輯，三態(tài)門不能。2.3.4集成邏輯門使用中的實際問題1.產(chǎn)品挑選產(chǎn)品型號

40××(CC40××)，是CMOS系列。