電子技術(shù)基礎(chǔ)課件：數(shù)字電路基礎(chǔ)

數(shù)字電路基礎(chǔ)第一節(jié)數(shù)制與碼制第二節(jié)邏輯代數(shù)基礎(chǔ)第三節(jié)邏輯代數(shù)的公式和規(guī)則第四節(jié)邏輯函數(shù)的化簡(jiǎn)第五節(jié)數(shù)字集成電路數(shù)字電子技術(shù)是一門(mén)發(fā)展迅速、應(yīng)用性很強(qiáng)的學(xué)科，其主要任務(wù)是處理各種數(shù)字信號(hào)，廣泛應(yīng)用于生產(chǎn)、國(guó)防及日常生活等各個(gè)領(lǐng)域之中。與模擬電路系統(tǒng)相比，數(shù)字電路處理的是離散的數(shù)字信號(hào)，相對(duì)于連續(xù)的模擬信號(hào)，數(shù)字信號(hào)具有更高的精確性和可靠性。目前，數(shù)字電子系統(tǒng)正在取代許許多多的模擬電子系統(tǒng)。隨著電路集成技術(shù)的發(fā)展，數(shù)字電路經(jīng)歷了小規(guī)模、中規(guī)模、大規(guī)模和超大規(guī)模的發(fā)展歷程。數(shù)字系統(tǒng)的體積及成本迅速降低，而功能和可靠性急速提升，隨著信息化、智能化時(shí)代的到來(lái)，數(shù)字電子技術(shù)成為各專業(yè)極為重要的技術(shù)基礎(chǔ)課。數(shù)字電路需要處理的各種數(shù)字信號(hào)是以0和1兩個(gè)數(shù)值組成的數(shù)碼形式給出的。多位數(shù)碼中每一位的構(gòu)成方法及從低位到高位的進(jìn)位規(guī)則稱為數(shù)制;不同的事物及其狀態(tài)也可以通過(guò)數(shù)碼進(jìn)行標(biāo)示，即代碼。在編寫(xiě)代碼時(shí)所遵循的規(guī)則，稱為碼制。因此，數(shù)制和碼制是學(xué)習(xí)、分析數(shù)字電路的基礎(chǔ)。教學(xué)內(nèi)容：(1)數(shù)制、碼制及數(shù)制的轉(zhuǎn)換。(2)邏輯代數(shù)基礎(chǔ)。(3)邏輯代數(shù)的公式、法則及公式化簡(jiǎn)。(4)數(shù)字集成電路。學(xué)習(xí)目標(biāo)：(1)理解數(shù)字信號(hào)與模擬信號(hào)，數(shù)字電路與模擬電路的含義與區(qū)別。(2)了解數(shù)字電路的發(fā)展和分類。(3)掌握數(shù)制的含義及常用數(shù)制之間的轉(zhuǎn)換。(4)理解常用編碼，掌握數(shù)制與編碼、不同碼制之間的轉(zhuǎn)換。(5)理解門(mén)電路的工作原理。

第一節(jié)數(shù)制與碼制1.1數(shù)字電路概述1.數(shù)字電路的發(fā)展數(shù)字電路的發(fā)展與模擬電路一樣經(jīng)歷了由電子管、半導(dǎo)體分立器件到集成電路等的幾個(gè)時(shí)代，但其發(fā)展比模擬電路發(fā)展得更快。從20世紀(jì)60年代開(kāi)始，數(shù)字集成器件以雙極型工藝制成了小規(guī)模邏輯器件。隨后發(fā)展到中規(guī)模邏輯器件;20世紀(jì)70年代末，微處理器的出現(xiàn)，使數(shù)字集成電路的性能發(fā)生了質(zhì)的飛躍。TTL邏輯門(mén)電路問(wèn)世較早，其工藝經(jīng)過(guò)不斷改進(jìn)，至今仍為主要的基本邏輯器件之一。隨著CMOS工藝的發(fā)展，TTL的主導(dǎo)地位動(dòng)搖，有被CMOS器件所取代的趨勢(shì)。近年來(lái)，可編程邏輯器件PLD，特別是現(xiàn)場(chǎng)可編程門(mén)陣列FPGA的飛速進(jìn)步，使數(shù)字電子技術(shù)開(kāi)創(chuàng)了新局面，不僅規(guī)模大，而且將硬件與軟件相結(jié)合，使器件的功能更加完善，使用更靈活。隨著數(shù)字技術(shù)的迅猛發(fā)展，在半導(dǎo)體工藝、平版印刷、金屬化和封裝等技術(shù)進(jìn)步的支持下，比以往更快、更復(fù)雜的數(shù)字電路正在成為現(xiàn)實(shí)。2.數(shù)字電路的特點(diǎn)模擬電路傳輸和處理的信號(hào)是指在時(shí)間和幅值上均為連續(xù)的信號(hào)，即模擬信號(hào)；數(shù)字電路處理的信號(hào)則是在時(shí)間和幅值上均為離散的信號(hào)，即數(shù)字信號(hào)，如圖5.1所示。數(shù)字電路的工作信號(hào)是由0和1組成的二進(jìn)制數(shù)字信號(hào)，在時(shí)間上和數(shù)值上是離散的(不連續(xù))，反映在電路上就是低電平和高電平兩種狀態(tài)(即0和1兩個(gè)邏輯值)，即數(shù)字電路中的各種半導(dǎo)體器件均工作在開(kāi)關(guān)狀態(tài)。與模擬電路相比，數(shù)字電路的特點(diǎn)表現(xiàn)為：(1)高度集成。由于數(shù)字電路處理的信號(hào)采用二進(jìn)制，凡是具有兩個(gè)不同穩(wěn)定狀態(tài)的器件均可看作為數(shù)字器件，用來(lái)表示二進(jìn)制的0和1。例如，開(kāi)關(guān)的閉合和斷開(kāi)，燈泡的亮與滅，二極管和三極管的飽和與截止等。因此數(shù)字電路對(duì)元件精度要求不高，只要能可靠地區(qū)分兩種截然不同的工作狀態(tài)即可，電路結(jié)構(gòu)簡(jiǎn)單，非常有利于電路的高度集成。(2)高抗干擾性。模擬電路傳送的信號(hào)是連續(xù)的，也就是信號(hào)的質(zhì)量跟波形有關(guān)，而信號(hào)在傳送的過(guò)程中會(huì)受很多因素的影響，如電磁波，閃電，溫度等都會(huì)使信號(hào)被嚴(yán)重干擾，使得我們得到的信號(hào)已經(jīng)發(fā)生了改變。而數(shù)字信號(hào)不存在這個(gè)問(wèn)題，只有0/1，其具有高抗干擾能力。(3)通用性強(qiáng)。采用標(biāo)準(zhǔn)的邏輯部件和可編程邏輯器件來(lái)構(gòu)成各種數(shù)字電子系統(tǒng)，設(shè)計(jì)方便，使用靈活。(4)便于存儲(chǔ)。數(shù)字信號(hào)便于大量長(zhǎng)期存儲(chǔ)，使用方便。(5)邏輯運(yùn)算。數(shù)字電路不僅能完成數(shù)值運(yùn)算，還可以進(jìn)行邏輯運(yùn)算和判斷，在控制系統(tǒng)中這是不可缺少的。因此數(shù)字電路又可稱作數(shù)字邏輯電路。3.數(shù)字電路的分類1)按集成電路規(guī)模分類數(shù)字集成電路的規(guī)?？梢园凑占啥确诸?。所謂集成度，是指單塊芯片上所容納的元件數(shù)目，集成度越高，所容納的元件數(shù)目越多。根據(jù)集成度的不同，數(shù)字電路分為SSI、MSI、LSI、VLSI、ULSI、GSI等，如表5.1所示。2)按所用器件制作工藝分類按所用器件制作工藝的不同，數(shù)字電路可分為雙極型(TTL型)和單極型(MOS型)兩類。3)按照電路的結(jié)構(gòu)和工作原理分類按照電路的結(jié)構(gòu)和工作原理的不同，數(shù)字電路可分為組合邏輯電路和時(shí)序邏輯電路兩類。組合邏輯電路沒(méi)有記憶功能，其輸出信號(hào)只與當(dāng)時(shí)的輸入信號(hào)有關(guān)，而與電路以前的狀態(tài)無(wú)關(guān)。時(shí)序邏輯電路具有記憶功能，其輸出信號(hào)不僅和當(dāng)時(shí)的輸入信號(hào)有關(guān)，而且與電路以前的狀態(tài)有關(guān)。5.1.2數(shù)制及其相互轉(zhuǎn)換數(shù)制也稱計(jì)數(shù)制，是用一組固定的符號(hào)和統(tǒng)一的規(guī)則來(lái)表示數(shù)值的方法。人們通常采用的數(shù)制有十進(jìn)制、二進(jìn)制、八進(jìn)制和十六進(jìn)制。1.數(shù)制1)十進(jìn)制十進(jìn)制是人們最為熟悉的計(jì)數(shù)進(jìn)位制，包含0、1、2、3、4、5、6、7、8、9這十個(gè)數(shù)字符號(hào)，逢十進(jìn)一，基數(shù)是10。十進(jìn)制采用的是位置計(jì)數(shù)法，不同的位置有不同的權(quán)重，低位數(shù)和相鄰高位數(shù)之間的關(guān)系是逢十進(jìn)一，所以稱為十進(jìn)制。2)二進(jìn)制在數(shù)字系統(tǒng)中應(yīng)用最廣泛的是二進(jìn)制，藉此可以用來(lái)表示數(shù)字電路中元器件的兩種通常工作狀態(tài)，即電位的高低、脈沖的有無(wú)、二極管及三極管的導(dǎo)通與截止等。在二進(jìn)制中，每一位僅可能有0和1兩個(gè)數(shù)碼，基數(shù)是2，低位數(shù)與相鄰高位數(shù)的關(guān)系是逢二進(jìn)一。根據(jù)式(5.2)，任意一個(gè)二進(jìn)制數(shù)均可展開(kāi)為其中，ki的取值只能有0和1兩種。二進(jìn)制適用于數(shù)字電路中，但是對(duì)于數(shù)值較大的數(shù)其缺點(diǎn)非常明顯，就是二進(jìn)制數(shù)位數(shù)較多，造成讀寫(xiě)不便。為了方便地表示一個(gè)很長(zhǎng)的二進(jìn)制數(shù)，八進(jìn)制和十六進(jìn)制同樣廣泛應(yīng)用于數(shù)字電路中。3)八進(jìn)制在八進(jìn)制數(shù)中，每一位可能有0~7八個(gè)數(shù)碼，基數(shù)是8，低位數(shù)與相鄰高位數(shù)的關(guān)系是逢八進(jìn)一。根據(jù)式(5.2)，任意一個(gè)八進(jìn)制數(shù)均可展開(kāi)為其中，ki的取值可能是0~7八個(gè)數(shù)碼中的任意一個(gè)。4)十六進(jìn)制在十六進(jìn)制數(shù)中，每一位可能有0~9、A、B、C、D、E、F十六個(gè)數(shù)碼，基數(shù)是16，低位數(shù)與相鄰高位數(shù)的關(guān)系是逢十六進(jìn)一。根據(jù)式(5.2)，任意一個(gè)十六進(jìn)制數(shù)均可展開(kāi)為其中，ki的取值可能為0~9、A、B、C、D、E、F十六個(gè)數(shù)碼中的任意一個(gè)。2.數(shù)制轉(zhuǎn)換1)十進(jìn)制數(shù)與非十進(jìn)制數(shù)間的轉(zhuǎn)換十進(jìn)制數(shù)整數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)采用除基數(shù)取余數(shù)法，假設(shè)一個(gè)十進(jìn)制數(shù)為D10，它所對(duì)應(yīng)的二進(jìn)制數(shù)可展開(kāi)為(2)十進(jìn)制數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)和八進(jìn)制數(shù)。十進(jìn)制數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)，與十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)用同樣的方法，將十進(jìn)制數(shù)的整數(shù)部分與小數(shù)部分分別進(jìn)行轉(zhuǎn)換，整數(shù)部分采用基數(shù)連除法，小數(shù)部分采用基數(shù)連乘法，只是基數(shù)變成了16。2)二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)的方法是相同的，在轉(zhuǎn)換時(shí)按照式(5.2)展開(kāi)，然后將各項(xiàng)的數(shù)值按十進(jìn)制相加，就可得到對(duì)應(yīng)的十進(jìn)制數(shù)。3)非十進(jìn)制數(shù)間的轉(zhuǎn)換(1)二進(jìn)制數(shù)和八進(jìn)制數(shù)、十六進(jìn)制數(shù)的轉(zhuǎn)換。將二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)，只需將3位二進(jìn)制數(shù)分成一組即可，將二進(jìn)制數(shù)由小數(shù)點(diǎn)開(kāi)始，整數(shù)部分向左，小數(shù)部分向右，每3位分成一組，不夠3位補(bǔ)零，則每組二進(jìn)制數(shù)便是一位八進(jìn)制數(shù)。(2)八進(jìn)制數(shù)、十六進(jìn)制數(shù)和二進(jìn)制數(shù)的轉(zhuǎn)換。將八進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制，只需按原來(lái)的順序?qū)⒚恳晃话诉M(jìn)制數(shù)用對(duì)應(yīng)的3位二進(jìn)制數(shù)代替即可;將十六進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制，只需按原來(lái)的順序?qū)⒚恳晃皇M(jìn)制數(shù)用對(duì)應(yīng)的4位二進(jìn)制數(shù)代替即可。5.1.3碼制所謂碼制，是指使用二進(jìn)制數(shù)碼表示數(shù)字或符號(hào)的編碼方法。由于十進(jìn)制數(shù)碼無(wú)法在數(shù)字電路中運(yùn)行，需要將其轉(zhuǎn)換成二進(jìn)制數(shù)碼，用二進(jìn)制數(shù)碼表示十進(jìn)制碼的編碼方法稱為二—十進(jìn)制碼，即BCD碼。

第二節(jié)邏輯代數(shù)基礎(chǔ)邏輯代數(shù)是由英國(guó)數(shù)學(xué)家GeorgeBoole在19世紀(jì)創(chuàng)立的，現(xiàn)在已成為分析和設(shè)計(jì)數(shù)字電路的基本工具，因此，數(shù)字電路也稱為數(shù)字邏輯電路或邏輯電路。數(shù)字電路研究的是電路的輸入輸出信號(hào)之間的邏輯關(guān)系，當(dāng)它們滿足一定的邏輯關(guān)系時(shí)，電路才會(huì)開(kāi)通。此時(shí)電路就像一個(gè)門(mén)，所以這種滿足輸入輸出之間邏輯關(guān)系的數(shù)字電路被稱為邏輯門(mén)電路。最基本的門(mén)電路有與、或、非門(mén)電路，可以由分立元件二極管、三極管組成，也可以是集成電路。數(shù)字電路中的邏輯關(guān)系通常是以高、低電平來(lái)實(shí)現(xiàn)的。高電平采用1來(lái)表示，低電平采用0來(lái)表示，這種方法稱之為正邏輯。反之，則稱為負(fù)邏輯。本書(shū)中，如沒(méi)有特殊說(shuō)明，都采用正邏輯進(jìn)行討論。當(dāng)0和1表示兩個(gè)邏輯狀態(tài)時(shí)，使用其進(jìn)行某種因果關(guān)系的運(yùn)算稱為邏輯運(yùn)算。2.1邏輯代數(shù)中的基本運(yùn)算1.三種基本邏輯運(yùn)算邏輯代數(shù)分析和處理的是邏輯關(guān)系。邏輯關(guān)系是指某事物的原因或條件與結(jié)果之間的因果關(guān)系。邏輯代數(shù)中只有與、或、非三種基本運(yùn)算。1)與運(yùn)算與運(yùn)算：只有當(dāng)決定一件事件的條件全部具備時(shí)，該事件才會(huì)發(fā)生，我們把這種邏輯關(guān)系稱為與邏輯，如圖5.2所示。(1)邏輯真值表：是用列表的方式描述邏輯功能的方法。圖5.2(b)、(c)所示分別為與邏輯功能表和真值表，用邏輯值0和1分別表示不同的邏輯狀態(tài)，0表示開(kāi)關(guān)不閉合或燈不亮，1表示開(kāi)關(guān)閉合或燈亮。(2)邏輯表達(dá)式：是描述輸入量與輸出量之間邏輯關(guān)系的表達(dá)式，與邏輯表達(dá)式為L(zhǎng)=A·B(5.7)推廣到多變量，其表達(dá)式為L(zhǎng)=A·B·C…(3)邏輯符號(hào)：數(shù)字電路可以用邏輯符號(hào)來(lái)連接和表示。圖5.2(d)所示為與門(mén)的邏輯符號(hào)。(4)與運(yùn)算規(guī)則：輸入有0，輸出為0；輸入全1，輸出為1(有0出0，全1出1)。圖5.3所示為用二極管組成的與門(mén)電路，當(dāng)輸入A、B端同時(shí)為低電平時(shí)，理論上兩個(gè)二極管同時(shí)導(dǎo)通，輸出F為低電平;當(dāng)輸入A、B端中出現(xiàn)一個(gè)低電平時(shí)，其中一個(gè)二極管導(dǎo)通，輸出F就會(huì)被鉗制在低電平上;只有當(dāng)輸入A、B兩端同時(shí)為高電平時(shí)，輸出F才會(huì)為高電平。該電路的邏輯關(guān)系正是圖5.2(c)所列的與邏輯關(guān)系。2)或運(yùn)算或運(yùn)算：決定一件事件的幾個(gè)條件中，只要有一個(gè)或一個(gè)以上的條件具備，該事件就會(huì)發(fā)生。這種因果關(guān)系被稱為或邏輯，如圖5.4所示。或邏輯功能表和真值表如圖5.4(b)、(c)所示，用邏輯表達(dá)式可寫(xiě)為L(zhǎng)=A+B(5.8)推廣到多變量，其表達(dá)式為L(zhǎng)=A+B+C+…圖5.4(d)所示為或門(mén)的邏輯符號(hào)?；蜻\(yùn)算規(guī)則：輸入有1，輸出為1;輸入全0，輸出為0(有1出1，全0出0)。圖5.5所示為用二極管組成的或門(mén)電路，當(dāng)輸入A、B端同時(shí)為高電平時(shí)，理論上兩個(gè)二極管同時(shí)導(dǎo)通，輸出F為高電平;當(dāng)輸入A、B端中出現(xiàn)一個(gè)高電平時(shí)，其中一個(gè)二極管導(dǎo)通，輸出F就會(huì)被鉗制在高電平上;只有當(dāng)輸入A、B兩端同時(shí)為低電平時(shí)，輸出F才會(huì)為低電平。該電路的邏輯關(guān)系正是圖5.4(c)所列的或邏輯關(guān)系。3)非運(yùn)算非運(yùn)算：某一事件發(fā)生與否，僅僅取決于一個(gè)條件的否定，即該條件具備時(shí)事件不發(fā)生，條件不具備時(shí)事件才發(fā)生，如圖5.6所示。非邏輯功能表和真值表如圖5.6(b)、(c)所示，用邏輯表達(dá)式可寫(xiě)為圖5.6(d)所示為非門(mén)的邏輯符號(hào)?；蜻\(yùn)算規(guī)則：輸入為1，輸出為0;輸入為0，輸出為1。圖5.7所示為三極管非門(mén)電路，其只有一個(gè)輸入端，當(dāng)電路設(shè)計(jì)合理時(shí)，若輸入A為高電平，三極管飽和，使得UCE≈0，其集電極輸出端電壓為低電平;若輸入A為低電平，三極管截止，輸出端電壓為高電平。該電路的邏輯關(guān)系正是圖5.6(c)所列的非邏輯關(guān)系。2.復(fù)合邏輯運(yùn)算在數(shù)字電路中除了與、或、非這三種基本邏輯運(yùn)算之外，常用到的還有由這三種基本運(yùn)算組合的復(fù)合運(yùn)算，如與非、或非、與或非、同或和異或等。1)與非運(yùn)算與運(yùn)算后再進(jìn)行非運(yùn)算，即與和非運(yùn)算的復(fù)合運(yùn)算稱為與非運(yùn)算。與非門(mén)具有兩個(gè)或兩個(gè)以上的輸入端和一個(gè)輸出端。2輸入端與非門(mén)邏輯符號(hào)如圖5.8(a)、(b)所示。圖5.8(c)為與非門(mén)真值表，從表中可以看出，A、B全為1時(shí)輸出才為0，總結(jié)為：有0必1，全1才0。與非運(yùn)算的邏輯表達(dá)式為2)或非運(yùn)算或運(yùn)算后再進(jìn)行非運(yùn)算，即或運(yùn)算和非運(yùn)算組成的復(fù)合運(yùn)算稱為或非運(yùn)算?；蚍情T(mén)具有兩個(gè)或兩個(gè)以上的輸入端和一個(gè)輸出端。2輸入端或非門(mén)邏輯符號(hào)如圖5.9(a)、(b)所示。圖5.9(c)為或非門(mén)真值表，從表中可以看出A、B全為1時(shí)輸出才為0，總結(jié)為：有1必0，全0才1?；蚍沁\(yùn)算的邏輯表達(dá)式為3)與或非運(yùn)算將與門(mén)、或門(mén)按圖5.10(a)連接，則構(gòu)成了與或非邏輯運(yùn)算，其邏輯符號(hào)如圖5.10(b)所示。與或非運(yùn)算的邏輯表達(dá)式為4)異或運(yùn)算當(dāng)兩個(gè)輸入變量取值不同時(shí)，輸出為1;當(dāng)兩個(gè)輸入變量取值相同時(shí)，輸出為0，這種邏輯關(guān)系稱為異或，其邏輯符號(hào)和真值表如圖5.11所示。異或運(yùn)算的邏輯表達(dá)式可以寫(xiě)為能夠?qū)崿F(xiàn)異或邏輯運(yùn)算的邏輯電路稱為異或門(mén)，在實(shí)際應(yīng)用中使用最多的是2輸入變量的異或門(mén)。多輸入變量的異或運(yùn)算都是由2輸入變量的異或門(mén)導(dǎo)出的，其運(yùn)算規(guī)律可以寫(xiě)為：奇數(shù)個(gè)1輸入，異或運(yùn)算輸出1；否則輸出0。5)同或運(yùn)算異或運(yùn)算后進(jìn)行取非運(yùn)算，則稱為同或運(yùn)算。2輸入變量的同或運(yùn)算邏輯關(guān)系是：當(dāng)兩個(gè)輸入變量取值相同時(shí)，輸出為1;當(dāng)兩個(gè)輸入變量取值不同時(shí)，輸出為0。同或運(yùn)算的邏輯表達(dá)式可以寫(xiě)為能夠?qū)崿F(xiàn)同或邏輯運(yùn)算的邏輯電路稱為同或門(mén)，其邏輯符號(hào)和真值表如圖5.12所示。由于同或運(yùn)算與異或運(yùn)算存在邏輯非的邏輯關(guān)系，所以有2.2邏輯函數(shù)及其表示方法1.邏輯函數(shù)在邏輯代數(shù)中，通常使用A、B、C等表示變量，稱為邏輯變量，其取值只能有0和1兩種可能，這里的0和1并不表示數(shù)值大小，而是對(duì)應(yīng)兩種不同的邏輯狀態(tài)。例如，用0和1表示一盞燈的滅與亮、一個(gè)開(kāi)關(guān)的斷與開(kāi)、一個(gè)事件的非與是等。從前面討論的各種邏輯關(guān)系可以看出，當(dāng)輸入變量A、B、C的取值確定后，輸出邏輯變量L的值就唯一地被確定了，則L稱為A、B、C的邏輯函數(shù)，寫(xiě)為L(zhǎng)=f(A，B，C，…)邏輯函數(shù)用來(lái)表示任一具體事務(wù)的因果關(guān)系，其表示方法有：真值表、邏輯函數(shù)表達(dá)式、邏輯圖和卡諾圖。2.真值表真值表也叫邏輯狀態(tài)表，是用輸入、輸出變量的邏輯狀態(tài)(“1”或“0”)以表格形式來(lái)表示邏輯函數(shù)的。輸入變量有各種組合：兩變量有四種;三變量有八種;四變量有十六種。如果有n個(gè)輸入變量，則有2n種組合。將全部的輸入變量組合及其對(duì)應(yīng)的邏輯函數(shù)值一起列出來(lái)，就可以得到邏輯函數(shù)的真值表。例如，一個(gè)控制樓梯照明燈的電路如圖5.13(a)所示，分別在樓上和樓下有兩個(gè)開(kāi)關(guān)A、B，使得照明燈在樓上和樓下都可以單獨(dú)控制開(kāi)關(guān)燈。設(shè)燈為L(zhǎng)，L為1表示燈亮，為0表示等滅;對(duì)于開(kāi)關(guān)A、B，1表示開(kāi)關(guān)上撥，0表示下?lián)堋Ｔ摽刂茦翘菡彰麟娐返倪壿嫼瘮?shù)可以用真值表來(lái)表示，見(jiàn)圖5.13(b)。通常情況下，輸入變量的取值按二進(jìn)制數(shù)遞增的順序排列，這樣既不會(huì)遺漏也不會(huì)重復(fù)。3.邏輯表達(dá)式按照對(duì)應(yīng)的邏輯關(guān)系，由邏輯變量和與、或、非三種運(yùn)算符連接起來(lái)所構(gòu)成的式子，稱為邏輯表達(dá)式。在邏輯表達(dá)式中，等式右邊的字母A、B、C、D等稱為輸入邏輯變量，等式左邊的字母Y稱為輸出邏輯變量，字母上面沒(méi)有非運(yùn)算符的叫做原變量，有非運(yùn)算符的叫做反變量。由圖5.13(b)的真值表可以看出，輸入變量的不同組合對(duì)應(yīng)輸出變量的唯一狀態(tài)，如將對(duì)應(yīng)每一個(gè)輸出變量為1的輸入變量組合，將輸入變量取值為1的用原變量表示，輸入變量為0的用反變量表示，則可以寫(xiě)成一個(gè)乘積項(xiàng)，再將這些乘積項(xiàng)相加可得一個(gè)邏輯函數(shù)表達(dá)式。根據(jù)圖5.13(b)的真值表，可以將圖5.13(a)所示的樓梯控制照明電路中表示燈亮的邏輯函數(shù)表達(dá)式寫(xiě)為4.邏輯圖用對(duì)應(yīng)的邏輯符號(hào)將邏輯關(guān)系表示出來(lái)，就可以畫(huà)出邏輯圖。如圖5.13(a)所示電路，依其表示燈亮的邏輯表達(dá)式，可以畫(huà)出如圖5.13(c)所示的邏輯圖。

第三節(jié)邏輯代數(shù)的公式和規(guī)則

3.1邏輯代數(shù)的基本定律邏輯代數(shù)的基本定律如表5.4所示。3.2邏輯代數(shù)的三個(gè)重要準(zhǔn)則1.代入規(guī)則在任何一個(gè)邏輯等式中，如果將等式兩邊的某一變量A都用一個(gè)邏輯函數(shù)F代替，則等式仍然成立。這個(gè)規(guī)則稱為代入規(guī)則。2.反演準(zhǔn)則設(shè)F是一個(gè)邏輯函數(shù)表達(dá)式，如果將F中所有“·”變?yōu)椤?”，所有“+”變?yōu)椤啊ぁ?；所?變?yōu)?，1變?yōu)?;所有原變量變?yōu)榉醋兞浚醋兞孔優(yōu)樵兞?，則所得到的新的邏輯函數(shù)的表達(dá)式為F。這就是反演準(zhǔn)則。3.對(duì)偶準(zhǔn)則設(shè)F是一個(gè)邏輯函數(shù)表達(dá)式，如果將F中所有“·”變?yōu)椤?”，所有“+”變?yōu)椤啊ぁ保凰?變?yōu)?，1變?yōu)?，則所得到的新的邏輯函數(shù)的表達(dá)式就是F的對(duì)偶式，記作F'。所謂對(duì)偶準(zhǔn)則，是指當(dāng)某個(gè)邏輯恒等式成立時(shí)，其對(duì)偶式也成立。即如果Y=F，則Y'=F'。

第四節(jié)邏輯函數(shù)的化簡(jiǎn)

4.1用邏輯代數(shù)運(yùn)算法則化簡(jiǎn)1.邏輯函數(shù)的化簡(jiǎn)方法1)并項(xiàng)法并項(xiàng)法即應(yīng)用A+=1，將兩項(xiàng)合并為一項(xiàng)，并消去一個(gè)或兩個(gè)變量。2)配項(xiàng)法配項(xiàng)法即應(yīng)用B=B(A+)，將A+與乘積項(xiàng)相乘，而后展開(kāi)，合并化簡(jiǎn)。3)加項(xiàng)法加項(xiàng)法即應(yīng)用A+A=A，在邏輯式中加相同的項(xiàng)，而后合并化簡(jiǎn)。4)吸收法吸收法即應(yīng)用A+AB=A，消去多余因子。5.4.2用卡諾圖法化簡(jiǎn)1.最小項(xiàng)包含全部邏輯變量，并且邏輯變量以原變量或反變量的形式僅出現(xiàn)一次的乘積項(xiàng)叫最小項(xiàng)，設(shè)三邏輯變量為A、B、C，可以構(gòu)成多個(gè)乘積項(xiàng)，即最小項(xiàng)。其余，例如AB、AB+C都不是最小項(xiàng)。顯然，n個(gè)變量，有2n個(gè)最小項(xiàng)。2.邏輯函數(shù)的最小項(xiàng)表達(dá)式邏輯函數(shù)有多種表達(dá)式，當(dāng)被寫(xiě)成最小項(xiàng)之和時(shí)，這種表達(dá)式就被稱為邏輯函數(shù)的最小項(xiàng)表達(dá)式。3.卡諾圖卡諾圖，就是與變量的最小項(xiàng)對(duì)應(yīng)的、按一定規(guī)則排列的方格圖，每一小方格填入一個(gè)最小項(xiàng)。n個(gè)變量有2n種組合，最小項(xiàng)就有2n個(gè)，卡諾圖也相應(yīng)有2n個(gè)小方格。圖5.14、圖5.15分別是兩變量和三變量卡諾圖。在卡諾圖的行和列分別標(biāo)出變量及其狀態(tài)。變量狀態(tài)的次序是00、01、11、10，而不是二進(jìn)制遞增的次序00、01、10、11。這樣排列是為了使任意兩個(gè)相鄰最小項(xiàng)之間只有一個(gè)變量改變。小方格也可用二進(jìn)制數(shù)對(duì)應(yīng)于十進(jìn)制數(shù)編號(hào)，如圖5.16中的四變量卡諾圖，也就是變量的最小項(xiàng)可用m0，m1，m2，…來(lái)編號(hào)?？ㄖZ圖的特點(diǎn)是任意兩個(gè)相鄰的最小項(xiàng)在圖中也是相鄰的。4.用卡諾圖化簡(jiǎn)邏輯函數(shù)1)用卡諾圖化簡(jiǎn)邏輯函數(shù)填F=1項(xiàng)時(shí)，既可直接填入，又可按m0~m15編號(hào)填入。填完后即可應(yīng)用卡諾圖對(duì)邏輯函數(shù)進(jìn)行化簡(jiǎn)。應(yīng)用卡諾圖化簡(jiǎn)邏輯函數(shù)時(shí)的幾點(diǎn)規(guī)定：(1)將取值為“1”的相鄰小方格圈成矩形或方形，相鄰小方格包括最上行與最下行及最左列與最右列同行或同行兩端的兩個(gè)小方格。所圈取值為“1”的相鄰小方格的個(gè)數(shù)應(yīng)為2n(n=0，1，2，3，…)，即1，2，4，8，…，不允許3，6，10，12等。(2)圈的個(gè)數(shù)應(yīng)最少，圈內(nèi)小方格個(gè)數(shù)應(yīng)盡可能多。每圈一個(gè)新的圈時(shí)，必須包含至少一個(gè)在已圈過(guò)的圈中未出現(xiàn)過(guò)的最小項(xiàng)，否則得不到最簡(jiǎn)式。每一個(gè)取值為“1”的小方格可被圈多次，但不能遺漏。(3)相鄰的兩項(xiàng)可合并為一項(xiàng)，并消去一個(gè)因子;相鄰的四項(xiàng)可合并為一項(xiàng)，并消去兩個(gè)因子;依此類推，相鄰的2n項(xiàng)可合并為一項(xiàng)，并消去n個(gè)因子。將合并的結(jié)果相加，即為所求的最簡(jiǎn)“與或”式。最小圈可只有一個(gè)小方格，不能化簡(jiǎn)。

第五節(jié)數(shù)字集成電路

5.1二極管、晶體管的開(kāi)關(guān)特性與模擬電路不同，在數(shù)字電路中，二極管、晶體管和MOS管通常是工作在飽和區(qū)和截止區(qū)，相當(dāng)于開(kāi)關(guān)的“接通”和“斷開(kāi)”。1.二極管的開(kāi)關(guān)特性前面已經(jīng)學(xué)了二極管的伏安特性曲線，如圖5.23所示。當(dāng)輸入電壓uI≥0.7V時(shí)，二極管導(dǎo)通;當(dāng)輸入電壓uI<0.5V時(shí)，二極管截止。當(dāng)二極管導(dǎo)通時(shí)，通常有兩種等效模型，如圖5.24所示，其中(a)圖為理想模型：UD上的壓降忽略不計(jì)，即導(dǎo)通時(shí)UD=0V，如同開(kāi)關(guān)閉合。近似模型：UD保持在0.7V不變，即導(dǎo)通時(shí)UD=0.7V，如同被鉗位在0.7V，如圖5.24(b)所示。2.晶體管的開(kāi)關(guān)特性1)晶體管的工作狀態(tài)晶體管具有飽和、放大和截止三種工作狀態(tài)，模電中主要使用的是晶體管的放大狀態(tài)，數(shù)字電路中則主要使用的是晶體管的截止和飽和狀態(tài)，其作用相當(dāng)于開(kāi)關(guān)的“斷開(kāi)”和“閉合”。下面以共射極NPN型晶體管為例進(jìn)行介紹，其晶體管電路和輸出特性曲線如圖5.25所示。(1)飽和狀態(tài)。隨著輸入電壓uI的增加，基極電流iB增加，靜態(tài)工作點(diǎn)上移，當(dāng)工作點(diǎn)上移到Q3時(shí)，iC將不再有明顯變化，此時(shí)晶體管集射極的電壓為飽和壓降，硅管的飽和壓降大約為0.3V，輸出電壓uO=uCE=UCES≈0.3V。晶體管的這種工作狀態(tài)稱為飽和狀態(tài)，其等效電路如圖5.26(a)所示，若忽略基射極間壓降和集射極間壓降，理想的等效電路如圖5.26(b)所示。(2)放大狀態(tài)。當(dāng)輸入電壓uI<0.7V時(shí)，晶體管的uBE小于開(kāi)啟電壓，iB=0，b、e間截止。對(duì)于輸出狀態(tài)曲線，可得此時(shí)晶體管工作在Q1或Q1點(diǎn)以下位置，iC=0，c、e間截止。晶體管的b、e間和c、e間都相當(dāng)于一個(gè)斷開(kāi)的開(kāi)關(guān)，晶體管的這種工作狀態(tài)為截止?fàn)顟B(tài)，其等效電路如圖5.26(c)所示，此時(shí)輸出電壓uO=uCE=UCC-iCRC≈UCC。(3)放大狀態(tài)。當(dāng)輸入電壓uI>0.7V時(shí)，晶體管的uBE大于開(kāi)啟電壓，b、e間導(dǎo)通，uBE被鉗位于0.7V，iC與iB存在iC=βiB的關(guān)系，其中β是晶體管的電流放大系數(shù)。uO=uCE=UCC-iCRC。如果iC與iB相應(yīng)增加，輸出uO與uCE相應(yīng)減小，那么晶體管的這種工作狀態(tài)被稱為放大狀態(tài)，此時(shí)晶體管工作在Q2點(diǎn)附近，同時(shí)位于Q1和Q3之間。2)晶體管的動(dòng)態(tài)特性晶體管的動(dòng)態(tài)過(guò)程如圖5.27所示。與二極管的開(kāi)關(guān)過(guò)程相似，晶體管從飽和到截止和從截止到飽和都是需要時(shí)間的。晶體管從截止到飽和所需要的時(shí)間稱為開(kāi)通時(shí)間，用ton表示;晶體管從飽和到截止所需要的時(shí)間稱為關(guān)斷時(shí)間，用toff表示。當(dāng)輸入電壓uI由-U2跳變到U1時(shí)，晶體管不能立即導(dǎo)通，而是要先經(jīng)過(guò)td時(shí)間，集電極電流iC上升至最大值ICmax的0.1倍，再經(jīng)過(guò)tr時(shí)間，集電極電流iC上升至最大值ICmax的0.9倍之后，才接近最大值，晶體管進(jìn)入飽和狀態(tài)。因此開(kāi)通時(shí)間ton=td+tr。其中，td稱為延遲時(shí)間，tr稱為上升時(shí)間。當(dāng)輸入電壓uI由U1跳變到-U2時(shí)，晶體管不能立即截止，而是要先經(jīng)過(guò)ts時(shí)間，集電極電流iC下降至0.9ICmax，再經(jīng)過(guò)tf時(shí)間，集電極電流iC下降至0.1ICmax之后，才接近于0，晶體管進(jìn)入截止?fàn)顟B(tài)。因此關(guān)斷時(shí)間toff=ts+tf。其中，ts稱為存儲(chǔ)時(shí)間，tf稱為下降時(shí)間。5.2集成門(mén)電路前面介紹了用分立元件構(gòu)成的邏輯門(mén)電路，如果把這些電路中的全部元件和連線封裝在一個(gè)殼體中，就構(gòu)成了一個(gè)集成門(mén)電路芯片，一般稱之為集成電路(lntegratedCircuit)。在數(shù)字電路應(yīng)用中多采用集成電路。集成電路有許多顯著的優(yōu)點(diǎn)，如體積小、耗電少、重量輕、可靠性高等。在一塊芯片上含有門(mén)電路數(shù)目的多少稱為集成度，集成電路依據(jù)集成度可分為小規(guī)模集成電路(SSI)、中規(guī)模集成電路(MSI)、大規(guī)模集成電路(LSI)和超大規(guī)模集成電路(VLSI)。大體上可劃分如下：(1)小規(guī)模數(shù)字集成電路(SSI)———100個(gè)門(mén)以下，包括門(mén)電路、觸發(fā)器等。(2)中規(guī)模數(shù)字集成電路(MSI)———100~1000個(gè)門(mén)，包括計(jì)數(shù)器、寄存器、譯碼器、比較器等。(3)大規(guī)模數(shù)字集成電路(LSI)———1000~10000個(gè)門(mén)，包括各類專用的存儲(chǔ)器，各類SIC芯片等。(4)超大規(guī)模數(shù)字集成電路(VLSI)———10000個(gè)門(mén)以上，包括各類CPU等。目前構(gòu)成集成電路的半導(dǎo)體器件按材料不同可分為雙極型器件和單極型器件兩大類。1.TTL門(mén)電路TTL集成電路是在結(jié)構(gòu)上采用半導(dǎo)體晶體管器件，是雙極型集成電路的典型代表。1)TTL與非門(mén)圖5.28是一個(gè)小規(guī)模TTL與非門(mén)集成電路原理圖。該電路由三部分組成。第一部分是由多發(fā)射極晶體管VT1構(gòu)成的輸入與邏輯，第二部分是VT2構(gòu)成的反相放大器，第三部分是由VT3、VT4、VT5組成的推拉式輸出電路，用以提高輸出的負(fù)載能力和抗干擾能力。工作原理如下：只要輸入有一個(gè)為低電平(0V)，VT1就飽和導(dǎo)通，VT2、VT5截止，VT3、VT4導(dǎo)通，輸出高電平(+5V)。如果輸入全為高電平(+5V)，由于是復(fù)合管，具有很大的電流驅(qū)動(dòng)能力，VT1倒置，使VT1的集電極變?yōu)榘l(fā)射極，發(fā)射極變?yōu)榧姌O，VT2、VT5導(dǎo)通，VT3、T4截止，輸出低電平(0V)。可見(jiàn)，這是一個(gè)與非門(mén)。同樣地，也可用類似的結(jié)構(gòu)構(gòu)成TTL與門(mén)、或門(mén)、或非門(mén)、異或門(mén)、與或非門(mén)等。2)集電極開(kāi)路OC門(mén)對(duì)圖5.28所示的TTL與非門(mén)電路，如果將其VT3和VT4省去，并將其輸出管VT5的集電極開(kāi)路，就變成了集電極開(kāi)路門(mén)，也稱OC門(mén)，如圖5.29所示。OC門(mén)在使用時(shí)需外接負(fù)載電阻RL，使開(kāi)路的集電極與+5V電源接通，它的功能與圖5.28所示的TTL與非門(mén)電路是一樣的，都可完成與非運(yùn)算。用同樣的方法，可以做成集電極開(kāi)路與門(mén)、或門(mén)、或非門(mén)等各種OC門(mén)。OC門(mén)的符號(hào)是在普通門(mén)的符號(hào)上加

或打斜杠。例如圖5.30所示是集電極開(kāi)路與非門(mén)的符號(hào)。OC門(mén)與普通TTL門(mén)的不同之處是，多個(gè)OC門(mén)的輸出可以直接接在一起。如圖5.31所示，當(dāng)兩個(gè)OC門(mén)的輸出都是高電平時(shí)，總輸出為高電平;只要有一個(gè)OC門(mén)的輸出是低電平，總輸出就為低電平。這體現(xiàn)了與邏輯關(guān)系，因此稱為線與，即用線連接成與，其輸入輸出邏輯關(guān)系可寫(xiě)為3)三態(tài)門(mén)三態(tài)門(mén)與普通門(mén)電路不同。普通門(mén)電路的輸出只有兩種狀態(tài)：高電平或低電平，即1、0。三態(tài)門(mén)輸出有三種狀態(tài)：高電平、低電平、高阻態(tài)。其中高阻態(tài)也稱懸浮態(tài)，以圖5.28所示的TTL與非門(mén)為例，如果設(shè)法使VT3、VT4、VT5都截止，輸出端就會(huì)呈現(xiàn)出極大的電阻，稱這種狀態(tài)為高阻態(tài)。高阻態(tài)時(shí)，輸出端就像一根懸空的導(dǎo)線，其電壓值可浮動(dòng)在0~5V的任意值上。三態(tài)門(mén)除了具有一般門(mén)電路的輸入輸出端外，還具有一個(gè)控制端及相應(yīng)的控制電路，通過(guò)控制端邏輯電平的變化實(shí)現(xiàn)三態(tài)門(mén)的控制。與OC門(mén)一樣，有各種具有不同邏輯功能的三態(tài)門(mén)，如三態(tài)與門(mén)、三態(tài)非門(mén)等。圖5.32(a)和(b)分別是高、低電平控制的三態(tài)門(mén)邏輯符號(hào)，其真值表見(jiàn)表5.6和表5.7。可見(jiàn)，當(dāng)控制端E=1時(shí)，該電路與普通非門(mén)一樣工作;當(dāng)E=0時(shí)，輸出處于高阻態(tài)。還有一種三態(tài)非門(mén)，其控制端E=0時(shí)，該電路與普通非門(mén)一樣工作;當(dāng)E=1時(shí)，輸出處于高阻態(tài)，其邏輯符號(hào)分別如圖5.32(a)和(b)所示。2.MOS門(mén)電路絕緣柵型場(chǎng)效應(yīng)晶體管簡(jiǎn)稱MOS管。按其溝道中載流子的性質(zhì)可分為N溝道MOS管和P溝道MOS管兩類，簡(jiǎn)稱NMOS管和PMOS管。此外還有將NMOS管和PMOS管同時(shí)制造在一塊晶片上的所謂互補(bǔ)器件，稱為CMOS電路。CMOS集成電路，因其具有功耗低、輸入阻抗高、聲容限高、工作溫度范圍寬、電源電壓范圍寬和輸出幅度接近于電源電壓等優(yōu)點(diǎn)，得到飛速發(fā)展，從普通的CMOS發(fā)展到高速CMOS和超高速CMOS。3.常用集成電路芯片現(xiàn)在我們已經(jīng)知道了集成電路按照其使用的結(jié)構(gòu)可分為T(mén)TL集成電路和CMOS集成電路等。常用的集成電路系列如下：(1)TTL集成電路系列有：74、74H、74S、74AS、74LS、74ALS、74FAST等，其中74LS00四—二輸入與非門(mén)集成芯片內(nèi)部電路結(jié)構(gòu)和封裝示意圖如圖5.33所示。(2)CMOS集成電路系列有：標(biāo)準(zhǔn)CMOS、4000B系列、4500B系列、高速CMOS、40H系列。新型高速型CMOS有：74HC系列(與74LS系列功能引腳兼容)、74HC4000系列、4HC4500系列、74HCT系列(輸入輸出與TTL電平兼容)。超高速CMOS有：74AC系列、74ACT系列。上述系列的通用集成電路一般都包括了數(shù)字電路的基本部件：各類門(mén)電路、各類觸發(fā)器以及其他數(shù)字部件，如運(yùn)算器、計(jì)數(shù)器、寄存器等。它們都可以作為一個(gè)部件選用，或擴(kuò)展為其他數(shù)字部件。1)常用TTL集成電路TTL數(shù)字集成電路族中，54/74族已是標(biāo)準(zhǔn)化、商品化、使用最廣泛的系列產(chǎn)品。其中54族為軍品(工作溫度-55~125℃)，74族為民品(工作溫度0~70℃)，由美國(guó)Texas儀器公司最早開(kāi)發(fā)，現(xiàn)已形成系列。74族產(chǎn)品還在不斷向著兩個(gè)方向發(fā)展，其一是沿著74→74H→74S→74AS→…路線向高速發(fā)展，其二是沿著74→74LS→74ALS→…路線向低功耗發(fā)展。國(guó)際上54/74族集成電路命名的規(guī)則，按以下四部分規(guī)定：①?gòu)S家器件型號(hào)前綴；②54/74系列號(hào)；③系列規(guī)格；④集成電路功能編號(hào)。其中，“廠家器件型號(hào)前綴”由廠家給定，如：SN表示美國(guó)Texas器件型號(hào)前綴;HD表示日本HJTACHI器件型號(hào)前綴?！?4/74系列號(hào)”用54或74表示?！跋盗幸?guī)格”用H、S、LS、AS、ALS、F中的一個(gè)表示，如果不選，表示74系列?！凹呻娐饭δ芫幪?hào)”從00開(kāi)始。一般根據(jù)②~④，即可知集成電路的類型。例如，74IS00、74ALS00、74AS00等，它們的邏輯功能均相同，都是四—二輸入端與非門(mén)，但在電路的速度及功耗上存在明顯差別。這一點(diǎn)在使用時(shí)要特別注意。國(guó)產(chǎn)TTL系列數(shù)字集成電路為CT系列。2)常用CMOS集成電路CMOS數(shù)字集成電路由于其內(nèi)在的品質(zhì)，諸如輸入阻抗高、功耗低、抗干擾能力強(qiáng)、集成度高等優(yōu)點(diǎn)，而得到廣泛的應(yīng)用，并已形成系列和國(guó)際標(biāo)準(zhǔn)。下面對(duì)其做簡(jiǎn)要介紹。在CMOS集成電路系列中，比較典型的產(chǎn)品有美國(guó)RCA公司開(kāi)發(fā)的4000系列和Motorola公司開(kāi)發(fā)的4500系列。在4000/4500系列中，分A、B兩類。其中B類已形成了市場(chǎng)的主流。4000/4500系列集成電路的命名規(guī)則由以下四部分組成：①?gòu)S家器件型號(hào)前綴;②系列號(hào);③集成電路功能編號(hào)；④類號(hào)。其中，“廠家器件型號(hào)前綴”由廠家給定，如MC表示美國(guó)Motorola公司器件型號(hào)前綴；CD表示美國(guó)RCA公司器件型號(hào)前綴?！跋盗刑?hào)”用40或50表示，只有美國(guó)Motorola公司的產(chǎn)品用140或145表示?！凹呻娐饭δ芫幪?hào)”從00開(kāi)始?！邦愄?hào)”為A或B。一般根據(jù)②~④，即可知集成電路的類型。國(guó)產(chǎn)CMOS系列數(shù)字集成電路為CC系列，與國(guó)際CMOS系列集成電路CD系列相對(duì)應(yīng)。4.集成電路的主要參數(shù)集成電路可以實(shí)現(xiàn)各種邏輯功能，為使用者提供了方便。雖然用戶不必了解集成電路內(nèi)部的具體構(gòu)造情況，只需按邏輯功能選用所需要的集成電路即可，但是為了正確有效地使用集成電路，必須了解各類集成電路的主要參數(shù)、特性以及有關(guān)使用問(wèn)題。1)工作電壓各類數(shù)字集成電路要正常工作，除需提供數(shù)字信號(hào)外，還必須提供工作電壓，否則數(shù)字集成電路不能工作。各類數(shù)字集成電路的電源電壓均有一定的工作范圍，不允許超出其范圍，否則會(huì)影響集成電路的正常工作或損壞集成電路。TTL系列數(shù)字集成電路的工作電壓范圍為4.75~5.25V;4000/4500CMOS系列數(shù)字集成電路的工作電壓范圍為3~18V，74HC與CMOS系列數(shù)字集成電路的工作電壓范圍為2~6V。工作電壓的正負(fù)極不能接反，使用時(shí)一定要注意。2)輸入/輸出高/低電平在實(shí)際電路中，高/低電平的大小是允許在一定范圍內(nèi)變化的。輸入/輸出高/低電平范圍由UIH(min)、UIL(max)、UOH(min)、UOL(max)參數(shù)決定。UIH(min)是輸入高電平下限，UIL(max)是輸入低電平上限;UOH(min)是輸出高電平下限，UOL(max)是輸出低電平上限。3)輸入電流輸入電流的大小可以用IIL(max)、IIH(max)兩個(gè)參數(shù)表示。如IIH(max)表示輸入高電平時(shí)，輸入端電流的最大值;IIL(max)表示輸入低電平時(shí)，輸入端電流的最大值。習(xí)慣上規(guī)定流入門(mén)電路的電流方向?yàn)檎鞒鲩T(mén)電路的電流方向?yàn)樨?fù)。4)輸出電流輸出電流的大小可以用IOL(max)、IOH(max)兩個(gè)參數(shù)表達(dá)。IOH(max)表示輸出高電平時(shí)，輸出端電流的最大值;IOL(max)表示輸出低電平時(shí)，輸出端電流的最大值。輸出電流方向的規(guī)定與輸入電流相同。當(dāng)輸出高電平時(shí)，電流從集成電路輸出端流向負(fù)載，也可以認(rèn)為是負(fù)載從輸出端拉走電流，故高電平輸出電流也稱為拉電流。當(dāng)輸出低電平時(shí)，電流從負(fù)載流向集成電路輸出端，也可以認(rèn)為是負(fù)載向輸出端灌入電流，故低電平輸出電流也稱為灌電流。5)動(dòng)態(tài)特性對(duì)于任意的數(shù)字集成電路，從信號(hào)輸入到信號(hào)輸出之間總有一定的延遲時(shí)間，這是由器件的物理特性決定的。以與非門(mén)為例，它的輸入信號(hào)與輸出信號(hào)時(shí)間上的關(guān)系如圖5.34所示。其中，tdr為前沿延遲時(shí)間，tdf為后沿延遲時(shí)間，平均延遲時(shí)間一般取二者的平均值：對(duì)一般集成電路，其延遲時(shí)間用平均延遲時(shí)間衡量，單位為ns。它反映了集成電路的工作速度。對(duì)于由多塊集成電路串聯(lián)組成的系統(tǒng)，系統(tǒng)輸入到輸出的總延遲是各個(gè)集成電路延遲之和。對(duì)于具有時(shí)鐘控制的數(shù)字集成電路，還有最高工作頻率fcp這一指標(biāo)，當(dāng)電路輸入時(shí)鐘頻率超過(guò)該指標(biāo)時(shí)，數(shù)字集成電路將不能工作。6)驅(qū)動(dòng)能力在圖5.33中，集成電路A為集成電路B的驅(qū)動(dòng)部件，B為A的負(fù)載部件。當(dāng)A輸出高電平時(shí)，設(shè)A輸出高電平為UOHA，輸出電流為IOHA;B輸入高電平為UIHB，輸入電流為IIHB，電流由A流向B，即A向B提供拉電流。要使A驅(qū)動(dòng)B，必須滿足：當(dāng)A輸出低電平時(shí)，設(shè)A輸出低電平為UOLA，輸出電流為IOLA，B輸入低電平為UILB，輸入電流為IILB，電流由B流向A，即B向A灌入電流。要使A驅(qū)動(dòng)B，必須滿足：由上面的討論可知，輸出電流反映了集成電路某輸出端的電流驅(qū)動(dòng)能力，輸入電流反映了集成電路某輸入端的電流負(fù)載能力。IOH和IOL越大，驅(qū)動(dòng)能力(帶負(fù)載能力)越強(qiáng);IIH和IIL越小，負(fù)載能力越強(qiáng)。當(dāng)A驅(qū)動(dòng)n個(gè)B時(shí)，除電壓條件不變外，電流應(yīng)滿足：為考慮問(wèn)題方便，定義7)抗干擾能力定義UNH=UOHA(min)-UIHB(min)可見(jiàn)，UNH越大，表示抗干擾能力越強(qiáng)，其反映了高電平的噪聲容限。同理，可以定義低電平的噪聲容限為UNL=UILB(max)-UOLA(max)5.集成電路使用中應(yīng)該注意的問(wèn)題集成電路使用時(shí)除了必須注意額定的工作電壓，注意保證其工作參數(shù)(輸入輸出電壓、輸入輸出電流、工作頻率、延遲時(shí)間等)在規(guī)定的范圍內(nèi)外，還應(yīng)注意以下一些問(wèn)題。1)TTL集成電路使用中需注意的問(wèn)題(1)TTL輸出端。TTL電路(OC門(mén)和三態(tài)門(mén)除外)的輸出端不允許并聯(lián)使用，也不允許直接與+5V電源或地線相連，否則，將會(huì)使電路的邏輯混亂并損壞器件。(2)TTL輸入端。TTL電路輸入端外接電阻要慎重，對(duì)外接電阻的阻值有特別要求，若不符合要求則會(huì)影響電路的正常工作。(3)多余輸入端的處理?；蜷T(mén)、或非門(mén)等TTL電路的多余輸入端不能懸空，只能接地。與門(mén)、與非門(mén)等TTL電路的多余輸入端可以做如下處理：①懸空。相當(dāng)于接高電平，但因懸空時(shí)對(duì)地呈現(xiàn)的阻抗很高，因而容易受到外界干擾。②與其他輸入端并聯(lián)使用。這樣可以增加電路的可靠性，但與其他輸入端并聯(lián)時(shí)，對(duì)信號(hào)的驅(qū)動(dòng)電流要求增加了。③直接或通過(guò)電阻(100Ω~10kΩ)與電源UCC相接以獲得高電平輸入;直接接地以獲得低電平輸入。這樣不僅不會(huì)造成對(duì)前級(jí)門(mén)電路的負(fù)載能力的影響，而且還可以抑制來(lái)自電源的干擾。(4)電源濾波。TTL器件的高速切換，將產(chǎn)生電流跳變，其幅度為4~5mA。該電流在公共走線上的壓降會(huì)引起噪聲干擾，因此要盡量縮短地線減少干擾?！憧稍陔娫摧斎攵瞬⒔?個(gè)100μF的電容作為低頻濾波，在每塊集成電路電源的輸入端接一個(gè)0.01~0.1μF的電容作為高頻濾波。(5)嚴(yán)禁帶電操作。應(yīng)在電路切斷電源的時(shí)候，插拔和焊接集成電路塊，否則容易引起集成電路塊的損壞。2)CMOS集成電路使用中還應(yīng)注意的問(wèn)題(1)防靜電。存放、運(yùn)輸、高溫老化過(guò)程中，器件應(yīng)藏于接觸良好的金屬屏蔽盒內(nèi)或用金屬鋁箔紙包裝，防止外來(lái)感應(yīng)電動(dòng)勢(shì)將柵極擊穿。(2)焊接。焊接時(shí)不能使用25W以上的電烙鐵，且電烙鐵外殼必須接地良好。通常采用20W內(nèi)熱式電烙鐵，不要使用焊油膏，最好用帶松香的焊錫絲，焊接時(shí)間不宜過(guò)長(zhǎng)，焊錫量不可過(guò)多。(3)輸入輸出端。CMOS電路不用的輸入端，不允許懸空，必須按邏輯要求接UDD或USS，否則不僅會(huì)造成邏輯混亂，而且容易損壞器件。這與TTL電路是有區(qū)別的。輸出端不允許直接與UDD或USS連接，否則將導(dǎo)致器件損壞。(4)電源。UDD接電源正極，USS接電源負(fù)極(通常接地)，不允許反接，在裝接電路、插拔器件時(shí)，必須切斷電源，嚴(yán)禁帶電操作。(5)輸入信號(hào)。器件的輸入信號(hào)UI不允許超出電源電壓范圍(UDD~USS)，或者說(shuō)輸入端的電流不得超過(guò)±10mA。若不能保證這一點(diǎn)，必須在輸入端串聯(lián)限流電阻，使之起保護(hù)作用。CMOS電路的電源電壓應(yīng)先接通，然后再輸入信號(hào)，否則會(huì)破壞輸入端的結(jié)構(gòu)。關(guān)斷電源電壓之前，應(yīng)先去掉輸入信號(hào)，若信號(hào)源與電路板使用兩組電源供電，開(kāi)機(jī)時(shí)應(yīng)先接通電路板電源，再接通信號(hào)源，關(guān)機(jī)時(shí)先斷開(kāi)信號(hào)源后再斷開(kāi)電路電源。(6)接地。所有測(cè)試儀器，外殼必須良好接地。若信號(hào)源需要換擋，最好先將其輸出幅度減到最小。尋找故障時(shí)，若需將CMOS電路的輸入端與前級(jí)輸出端脫開(kāi)，也應(yīng)用50~100kΩ的電阻將輸入端與地或電源相連。總之，對(duì)各類集成電路的操作要按有關(guān)規(guī)范進(jìn)行，要認(rèn)真仔細(xì)，并要保護(hù)好集成電路。3)器件的非在線檢測(cè)集成電路器件的非在線檢測(cè)是指器件安裝在印制電路板之前的檢測(cè)，其目的是為了檢驗(yàn)該集成電路是否工作正常。檢測(cè)的手段可以多種多樣，可以用專用的測(cè)試儀，甚至直接通過(guò)萬(wàn)用表測(cè)試集成電路引腳的正反向內(nèi)阻。下面介紹幾種常用的檢測(cè)數(shù)字集成電路的方法。(1)利用PLD通用編程器。一般PLD通用編程器都附帶有檢測(cè)74TTL、4000系列、74HC系列數(shù)字集成電路的功能，所以可以利用該功能對(duì)有關(guān)的數(shù)字集成電路進(jìn)行測(cè)試。(2)利用萬(wàn)用表測(cè)試集成電路各引腳正反向內(nèi)阻。先選擇一塊好的集成電路，測(cè)試它的各個(gè)引腳的內(nèi)部正反向電阻，然后將所測(cè)得的結(jié)果列成表格，供測(cè)試其他同類型的集成電路參照。如果數(shù)值完全符合，則說(shuō)明該集成電路是完好的;否則，說(shuō)明是有問(wèn)題的。(3)通過(guò)搭建簡(jiǎn)易電路進(jìn)行非在線檢測(cè)?？梢源罱▽Ｓ玫臏y(cè)試電路對(duì)特定的數(shù)字集成電路進(jìn)行專門(mén)的非在線功能測(cè)試。4)數(shù)字集成電路的查找方法在設(shè)計(jì)數(shù)字電路的時(shí)候需要了解有關(guān)器件的技術(shù)參數(shù);在分析數(shù)字電路的時(shí)候需要了解有關(guān)器件的功能;在維修數(shù)字電路的時(shí)候需要尋找有關(guān)的替換器件……所以我們必須具備查閱器件手冊(cè)、器件說(shuō)明書(shū)的能力。隨著Internet的普及，我們也應(yīng)逐步學(xué)會(huì)在網(wǎng)上獲取器件的有關(guān)信息。熟練查閱器件手冊(cè)，并經(jīng)常閱讀一些新的器件及其應(yīng)用的書(shū)報(bào)雜志，不斷了解這些器件所具備的新功能和新特點(diǎn)，往往可以給我們不少啟迪，并將這些新知識(shí)用于實(shí)際電路中，解決一些過(guò)去無(wú)法解決的問(wèn)題，促使我們的業(yè)務(wù)水平更上新臺(tái)階。下面就介紹一些數(shù)字集成電路的查找方法。(1)使用D.A.T.A.DIGEST。數(shù)字電路中的器件變化萬(wàn)千，新的器件層出不窮，因而器件的淘汰率很高，全世界生產(chǎn)的器件種類很多，那么哪一種器件手冊(cè)是最新、最全的呢?這就是要介紹的D.A.T.A.DIGEST。D.A.T.A.DIGEST由美國(guó)D.A.T.A.公司以英文出版，專門(mén)收集和提供世界各地供應(yīng)的各類電子器件的功能特性、電氣特性和物理特性等數(shù)據(jù)資料，電路圖和外形圖等圖紙以及生產(chǎn)廠商等的有關(guān)資料，每年以期刊形式出版各個(gè)分冊(cè)，分冊(cè)品種逐年增加。整套D.A.T.A.DIGEST具有資料累積性，一般不必作回溯性檢索，原則上應(yīng)使用最新的版本。(2)使用一些權(quán)威電子器件手冊(cè)。除了上面講的D.A.T.A.DIGEST外，國(guó)內(nèi)還有兩套很有權(quán)威的電子器件手冊(cè)：一套是國(guó)防工業(yè)出版社出版的《中國(guó)集成電路大全》，另一套是電子工業(yè)出版社出版的《電子工作手冊(cè)系列》。這兩套手冊(cè)都包含數(shù)本分冊(cè)，給出了集成電路的功能、引腳定義以及電氣參數(shù)等。(3)經(jīng)常閱讀一些電子技術(shù)期刊、報(bào)紙。有很多電子技術(shù)期刊及報(bào)紙可供大家閱讀，諸如《無(wú)線電》、《電子世界》、《現(xiàn)代通信》等雜志，《電子報(bào)》等報(bào)刊。它們也可以成為你查閱電子器件、開(kāi)拓思路的信息庫(kù)。(4)通過(guò)互聯(lián)網(wǎng)網(wǎng)站查找。例如，通過(guò)全球電子產(chǎn)品說(shuō)明集成網(wǎng)站www.alldatasheet查找，只要輸入需要的芯片型號(hào)就可以非常方便地查找到其說(shuō)明書(shū)，并可以免費(fèi)下載。(5)通過(guò)產(chǎn)品公司的網(wǎng)址下載。例如，國(guó)巨公司的阻容、HITTITE公司、AVAGO公司、MURATA公司、TDK公司、TEXAS公司、AD公司等自身網(wǎng)址都提供芯片說(shuō)明書(shū)和芯片選型指導(dǎo)。6.數(shù)字集成電路的調(diào)試在電路安裝接線完成后，還需通過(guò)測(cè)試調(diào)整才能使電路達(dá)到要求。通過(guò)對(duì)電路的調(diào)試，不但可驗(yàn)證所學(xué)的理論知識(shí)，使理論和實(shí)踐結(jié)合，而且還可以培養(yǎng)實(shí)踐動(dòng)手能力，提高技能訓(xùn)練的效果。1)調(diào)試前的直觀檢查和準(zhǔn)備(1)電路元器件的檢查。在電路完成安裝接線后，對(duì)設(shè)計(jì)電路所用元器件應(yīng)進(jìn)行以下檢查：集成電路的安裝位置與安裝接線圖上的位置是否一致、型號(hào)是否正確、集成電路插的方向是否正確;二極管、晶體管、電解電容等分立元器件的極性是否接反；電路中所使用電阻的阻值是否符合設(shè)計(jì)要求。只有當(dāng)元器件的位置、參數(shù)正確無(wú)誤后，方可進(jìn)行下一步工作。對(duì)于數(shù)字集成電路還應(yīng)檢查不允許懸空的輸入端。TTL和CMOS數(shù)字集成電路不使用的輸入端和控制端都應(yīng)根據(jù)要求接入電路，不允許懸空。(2)連線的檢查。完成元器件的檢查后，便可檢查電源線、地線、信號(hào)線以及元器件引腳之間有無(wú)短路，連接處有無(wú)接觸不良。特別是電源線和地線之間不能有短路，否則將會(huì)燒壞電源。檢查電源是否短路，可借助于萬(wàn)用表電阻擋測(cè)量電源線和地線之間的電阻值。如電阻值為零或很小，說(shuō)明電源連線存在短路情況，則應(yīng)從最后一部分電路斷開(kāi)電源線，逐級(jí)向前檢查。先找出短路點(diǎn)在哪一部分電路，再找出電源短路處，然后加以排除。調(diào)試前，還需認(rèn)真檢查電路的接線是否正確，以避免接錯(cuò)線、少接線和多接線。多接線一般是因?yàn)榻泳€時(shí)看錯(cuò)引腳，或在改接線時(shí)忘記去掉原來(lái)的接線而造成的。這種情況在實(shí)驗(yàn)中經(jīng)常發(fā)生，而查線工作又很繁瑣，調(diào)試中則往往會(huì)給人造成錯(cuò)覺(jué)，以為問(wèn)題是元器件故障造成的。如把輸出電平一高一低的兩個(gè)TTL門(mén)的輸出端無(wú)意中連在一起而引起輸出電平下降時(shí)，則很容易錯(cuò)誤地認(rèn)為是元器件損壞了。為了避免作出錯(cuò)誤診斷，通常采用兩種方法查線：一種是按照設(shè)計(jì)電路的接線圖逐一對(duì)照檢查安裝的線路，這種方比較容易查出接錯(cuò)的線和少接的線;另一種是按照實(shí)際安裝的線路對(duì)照電路原理圖進(jìn)行查線，把每個(gè)元件引腳連線的去向一次查清，這種方法不但可查出接錯(cuò)的線和少接的線，而且還可很容易地查出多接的線。不論用哪一種方法查線，一定要在電路圖上把已查過(guò)的接線做上標(biāo)記，以免一些接線漏查。查線時(shí)，最好用萬(wàn)用表的“Ω×1”擋或用數(shù)字萬(wàn)用