數(shù)字電子技術(shù)基礎(chǔ)三章

補(bǔ)：半導(dǎo)體基礎(chǔ)知識(shí)半導(dǎo)體基礎(chǔ)知識(shí)（1）本征半導(dǎo)體：純凈的具有晶體結(jié)構(gòu)的半導(dǎo)體。常用：硅Si，鍺Ge兩種載流子半導(dǎo)體基礎(chǔ)知識(shí)（2）雜質(zhì)半導(dǎo)體N型半導(dǎo)體多子：自由電子少子：空穴半導(dǎo)體基礎(chǔ)知識(shí)（2）雜質(zhì)半導(dǎo)體P型半導(dǎo)體多子：空穴少子：自由電子半導(dǎo)體基礎(chǔ)知識(shí)（3）PN結(jié)的形成空間電荷區(qū)（耗盡層）擴(kuò)散(濃度差)

漂移（電場(chǎng)）半導(dǎo)體基礎(chǔ)知識(shí)（4）PN結(jié)的單向?qū)щ娦酝饧诱螂妷喊雽?dǎo)體基礎(chǔ)知識(shí)（4）PN結(jié)的單向?qū)щ娦酝饧臃聪螂妷喊雽?dǎo)體基礎(chǔ)知識(shí)（5）PN結(jié)的伏安特性正向?qū)▍^(qū)反向截止區(qū)反向擊穿區(qū)K:波耳茲曼常數(shù)T:熱力學(xué)溫度q:電子電荷第三章門電路3.1概述門電路：實(shí)現(xiàn)基本運(yùn)算、復(fù)合運(yùn)算的單元電路，如與門、與非門、或門······門電路中以高/低電平表示邏輯狀態(tài)的1/0獲得高、低電平的基本原理高/低電平都允許有一定的變化范圍正邏輯：高電平表示1，低電平表示0

負(fù)邏輯：高電平表示0，低電平表示1

3.2半導(dǎo)體二極管門電路

半導(dǎo)體二極管的結(jié)構(gòu)和外特性

（Diode）二極管的結(jié)構(gòu)：

PN結(jié)+引線+封裝構(gòu)成PN3.2.1二極管的開關(guān)特性：高電平：VIH=VCC低電平：VIL=0VI=VIH

D截止，VO=VOH=VCCVI=VIL

D導(dǎo)通，VO=VOL=0.7V二極管的開關(guān)等效電路：二極管的動(dòng)態(tài)電流波形：3.2.2二極管與門設(shè)VCC=5V加到A,B的VIH=3VVIL=0V二極管導(dǎo)通時(shí)VDF=0.7VABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VABY000010100111規(guī)定3V以上為10.7V以下為03.2.3二極管或門設(shè)VCC=5V加到A,B的VIH=3VVIL=0V二極管導(dǎo)通時(shí)VDF=0.7VABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VABY000011101111規(guī)定2.3V以上為10V以下為0二極管構(gòu)成的門電路的缺點(diǎn)電平有偏移帶負(fù)載能力差只用于IC內(nèi)部電路3.3CMOS門電路

3.3.1MOS管的開關(guān)特性一、MOS管的結(jié)構(gòu)S(Source)：源極G(Gate)：柵極D(Drain)：漏極B(Substrate):襯底金屬層氧化物層半導(dǎo)體層PN結(jié)以N溝道增強(qiáng)型為例：以N溝道增強(qiáng)型為例：當(dāng)加+VDS時(shí)，VGS=0時(shí)，D-S間是兩個(gè)背向PN結(jié)串聯(lián)，iD=0加上+VGS，且足夠大至VGS>VGS(th),D-S間形成導(dǎo)電溝道（N型層）開啟電壓二、輸入特性和輸出特性輸入特性：直流電流為0，看進(jìn)去有一個(gè)輸入電容CI，對(duì)動(dòng)態(tài)有影響。輸出特性：

iD=f(VDS)對(duì)應(yīng)不同的VGS下得一族曲線。漏極特性曲線（分三個(gè)區(qū)域）截止區(qū)恒流區(qū)可變電阻區(qū)漏極特性曲線（分三個(gè)區(qū)域）截止區(qū)：VGS<VGS(th)，iD=0,ROFF>109Ω漏極特性曲線（分三個(gè)區(qū)域）恒流區(qū)：iD

基本上由VGS決定，與VDS關(guān)系不大漏極特性曲線（分三個(gè)區(qū)域）

可變電阻區(qū)：當(dāng)VDS較低（近似為0），VGS一定時(shí)， 這個(gè)電阻受VGS控制、可變。三、MOS管的基本開關(guān)電路四、等效電路OFF，截止?fàn)顟B(tài)

ON，導(dǎo)通狀態(tài)五、MOS管的四種類型增強(qiáng)型耗盡型大量正離子導(dǎo)電溝道3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理一、電路結(jié)構(gòu)二、電壓、電流傳輸特性三、輸入噪聲容限結(jié)論：可以通過提高VDD來提高噪聲容限3.3.3CMOS反相器的靜態(tài)輸入和輸出特性一、輸入特性二、輸出特性二、輸出特性3.3.4CMOS反相器的動(dòng)態(tài)特性一、傳輸延遲時(shí)間二、交流噪聲容限三、動(dòng)態(tài)功耗三、動(dòng)態(tài)功耗

3.3.5其他類型的CMOS門電路一、其他邏輯功能的門電路1.與非門2.或非門帶緩沖極的CMOS門1、與非門帶緩沖極的CMOS門2.解決方法二、漏極開路的門電路（OD門）

三、CMOS傳輸門及雙向模擬開關(guān)1.傳輸門2.雙向模擬開關(guān)四、三態(tài)輸出門三態(tài)門的用途雙極型三極管的開關(guān)特性 （BJT,BipolarJunctionTransistor）3.5TTL門電路

3.5.1半導(dǎo)體三極管的開關(guān)特性一、雙極型三極管的結(jié)構(gòu)管芯+三個(gè)引出電極+外殼基區(qū)薄低摻雜發(fā)射區(qū)高摻雜集電區(qū)低摻雜以NPN為例說明工作原理：當(dāng)VCC

>>VBBbe結(jié)正偏,bc結(jié)反偏e區(qū)發(fā)射大量的電子b區(qū)薄，只有少量的空穴bc反偏，大量電子形成IC二、三極管的輸入特性和輸出特性

三極管的輸入特性曲線（NPN）VON

：開啟電壓硅管，0.5~0.7V鍺管，0.2~0.3V近似認(rèn)為:VBE<VONiB=0VBE≥VONiB

的大小由外電路電壓，電阻決定

三極管的輸出特性固定一個(gè)IB值，即得一條曲線，在VCE>0.7V以后，基本為水平直線特性曲線分三個(gè)部分放大區(qū)：條件VCE>0.7V,iB>0,iC隨iB成正比變化，ΔiC=βΔiB。飽和區(qū)：條件VCE<0.7V,iB>0,VCE很低，ΔiC

隨ΔiB增加變緩，趨于“飽和”。截止區(qū)：條件VBE=0V,iB=0,iC=0,c—e間“斷開”。三、雙極型三極管的基本開關(guān)電路只要參數(shù)合理：VI=VIL時(shí)，T截止，VO=VOHVI=VIH時(shí)，T導(dǎo)通，VO=VOL工作狀態(tài)分析：圖解分析法：四、三極管的開關(guān)等效電路截止?fàn)顟B(tài)飽和導(dǎo)通狀態(tài)五、動(dòng)態(tài)開關(guān)特性從二極管已知，PN結(jié)存在電容效應(yīng)。在飽和與截止兩個(gè)狀態(tài)之間轉(zhuǎn)換時(shí)，iC的變化將滯后于VI，則VO的變化也滯后于VI。六、三極管反相器三極管的基本開關(guān)電路就是非門 實(shí)際應(yīng)用中，為保證 VI=VIL時(shí)T可靠截止，常在 輸入接入負(fù)壓。

參數(shù)合理？VI=VIL時(shí)，T截止，VO=VOHVI=VIH時(shí)，T截止，VO=VOL例3.5.1：計(jì)算參數(shù)設(shè)計(jì)是否合理5V-8V3.3KΩ10KΩ1KΩβ=20VCE(sat)=0.1VVIH=5VVIL=0V例3.5.1：計(jì)算參數(shù)設(shè)計(jì)是否合理將發(fā)射極外接電路化為等效的VB與RB電路當(dāng)當(dāng)又因此，參數(shù)設(shè)計(jì)合理3.5.2TTL反相器的電路結(jié)構(gòu)和工作原理一、電路結(jié)構(gòu)設(shè)

一、TTL反相器(非門)結(jié)構(gòu)輸入極：R1T1D1D1:鉗住,限制負(fù)脈沖干擾引起發(fā)射極電流過大,使VB1最多-0.7V倒相極：T2R2R3集、射輸出相反信號(hào)輸出極：T4T5D2T4T5一通一止，推拉式輸出電路D2:確保T5飽和時(shí)，T4可靠截止二、邏輯分析（1）輸入為低電平0.2V時(shí)T1發(fā)射結(jié)導(dǎo)通，基極電位被嵌在0.9V

T2截止T4導(dǎo)通，T5截止輸出為高電平3.4V（2）輸入為高電平3.4V時(shí)如果沒有T2,T1的基極為4.1V

有T2和T5，則同時(shí)導(dǎo)通，T1的基極被鉗在2.1VT2導(dǎo)通使集電極降低為0.8V,導(dǎo)致T4截止，T5導(dǎo)通輸出為低電平0.3V二、電壓傳輸特性二、電壓傳輸特性二、電壓傳輸特性需要說明的幾個(gè)問題：

三、輸入噪聲容限3.5.3TTL反相器的靜態(tài)輸入特性和輸出特性

例：扇出系數(shù)（Fan-out），試計(jì)算門G1能驅(qū)動(dòng)多少個(gè)同樣的門電路負(fù)載。輸入輸出3.5.4TTL反相器的動(dòng)態(tài)特性一、傳輸延遲時(shí)間1、現(xiàn)象二、交流噪聲容限（b）負(fù)脈沖噪聲容限（a）正脈沖噪聲容限

當(dāng)輸入信號(hào)為窄脈沖，且接近于tpd時(shí)，輸出變化跟不上，變化很小，因此交流噪聲容限遠(yuǎn)大于直流噪聲容限。三、電源的動(dòng)態(tài)尖峰電流2、動(dòng)態(tài)尖峰電流3.5.5其他類型的TTL門電路一、其他邏輯功能的門電路1.與非門2.或非門3.與或非門4.異或門二、集電極開路的門電路1、推拉式輸出電路結(jié)構(gòu)的局限性①輸出電平不可調(diào)②負(fù)載能力不強(qiáng)，尤其是高電平輸出③輸出端不能并聯(lián)使用

OC門2、OC門的結(jié)構(gòu)特點(diǎn)OC門實(shí)現(xiàn)的線與3、外接負(fù)載電阻RL的計(jì)算3、外接負(fù)載電阻RL的計(jì)算3、外接負(fù)載電阻RL的計(jì)算三、三態(tài)輸出門（ThreestateOutputGate,TS）三態(tài)門的用途一、高速系列74H/54H（High-SpeedTTL）電路的改進(jìn)(1)輸出級(jí)采用復(fù)合管（減小輸出電阻Ro）(2)減少各電阻值2.性能特點(diǎn)速度提高的同時(shí)功耗也增加2.4.5TTL電路的改進(jìn)系列

（改進(jìn)指標(biāo)：)二、肖特基系列74S/54S（SchottkyTTL）電路改進(jìn)采用抗飽和三極管用有源泄放電路代替74H系列中的R3減小電阻值2.性能特點(diǎn)速度進(jìn)一步提高，電壓傳輸特性沒有線性區(qū)