集成電路版圖設(shè)計項目教程 課件全套 1版圖認知、2MOS管版圖 -9 IO與ESD版圖

《集成電路版圖設(shè)計項目教程》2024/1/15項目1集成電路版圖認知集成電路版圖設(shè)計平臺介紹一EDA軟件二集成電路版圖設(shè)計基礎(chǔ)三CMOS工藝與版圖設(shè)計圖層四2024/1/15項目1集成電路版圖認知2024/1/15世界上有三大操作系統(tǒng)，Windows、Linux和Unix。Unix誕生于20世紀(jì)60年代末，Windows誕生于20世紀(jì)80年代中期，Linux誕生于20世紀(jì)90年代初，可以說Unix是操作系統(tǒng)中最早的，后來的Windows和Linux大都參考了Unix。目前流行的安卓系統(tǒng)是基于Linux的，蘋果系統(tǒng)是基于Unix的。在主流的操作系統(tǒng)中，現(xiàn)在很多的服務(wù)器運行著Linux操作系統(tǒng)。但是Linux系統(tǒng)又被稱為“類Unix系統(tǒng)”，所以，先講講Unix操作系統(tǒng)。任務(wù)1.1集成電路版圖設(shè)計平臺介紹1.Unix的起源Unix是歷史最悠久的通用操作系統(tǒng)。1969年，美國貝爾實驗室的肯·湯普森（KenThompson）和丹尼斯·里奇（DennisRitchie），在規(guī)模較小及較簡單的分時操作系統(tǒng)的基礎(chǔ)上用匯編語言開發(fā)出Unix，1970年正式投入運行。2.常見Unix系統(tǒng)目前，常見的Unix系統(tǒng)有SunSolaris、FreeBSD、IBMAIX、HP-UX等。3.Linux介紹Linux是一種主要適用于個人計算機的類似于Unix風(fēng)格的操作系統(tǒng)。它的獨特之處在于不受任何商品化軟件的版權(quán)制約，全世界都能免費、自由使用。2024/1/15（1）Linux的起源Linux起源于一個學(xué)生的業(yè)余愛好，芬蘭赫爾辛基大學(xué)的林納斯·托瓦茲（LinusTorvalds）的創(chuàng)始人與主要維護者。Linus上大學(xué)時開始學(xué)習(xí)Unix，Linus對Unix不是很滿意，于是決定自己編寫一個操作系統(tǒng)。以Unix為原型，大約在1991年8月下旬，完成了。受工作成績的鼓舞，林納斯將這項成果通過互聯(lián)網(wǎng)與其他同學(xué)共享，完善了Linux系統(tǒng)。Linux正式憑著這樣的挑戰(zhàn)性和自由精神，終于成為風(fēng)靡全世界的操作系統(tǒng)。項目1集成電路版圖認知任務(wù)1.1集成電路版圖設(shè)計平臺介紹（2）Linux的優(yōu)點作為一種全新的操作系統(tǒng)，Linux具有其他操作系統(tǒng)所無法替代的優(yōu)點。1.是多任務(wù)的操作系統(tǒng)。2.是一個多用戶操作系統(tǒng)。這樣做的一大優(yōu)勢在于，Linux可以作為應(yīng)用程序服務(wù)器。3.和現(xiàn)今Unix系統(tǒng)幾乎完全兼容。4.漂亮的X視窗（Window）系統(tǒng)，這是Linux獨特的部分。5.支持眾多的應(yīng)用軟件。因為不僅有許多人為Linux免費開發(fā)軟件，而且越來越多的商業(yè)軟件也紛紛移植到Linux上來。項目1集成電路版圖認知2024/1/15任務(wù)1.1集成電路版圖設(shè)計平臺介紹常用Linux介紹。Linux操作系統(tǒng)被稱為領(lǐng)先的操作系統(tǒng)之一，它被普遍和廣泛使用著。全球大約有很多款的Linux系統(tǒng)版本，每個系統(tǒng)版本都有自己的特性和目標(biāo)人群?，F(xiàn)在流行的主要有：紅帽企業(yè)系統(tǒng)（RedHatEnterpriseLinux，RHEL）、社區(qū)企業(yè)操作系統(tǒng)（CentOS）、紅帽用戶桌面版（Fedora）、國際化組織的開源操作系統(tǒng)（Debian）、基于Debian的桌面版（Ubuntu）等Linux系統(tǒng)。1.RedHatEnterpriseLinux簡介RedHatLinux俗稱紅帽子，是目前最流行的Linux發(fā)行版本。RedHatEnterpriseLinux是企業(yè)級Linux解決方案系列的旗艦產(chǎn)品。集成電路設(shè)計軟件大部分的服務(wù)器系統(tǒng)主要基于RedHatEnterpriseLinux操作系統(tǒng)。2.紅帽用戶桌面版（Fedora）簡介Fedora是最好的Linux服務(wù)器發(fā)行版之一，其中包含了商業(yè)Linux發(fā)行版開發(fā)的實驗性技術(shù)。3.Debian簡介Debian前被稱為Linux發(fā)行版之王，也是目前最流行的Linux服務(wù)器發(fā)行版。它是RedHatEnterpriseLinux的衍生產(chǎn)品，提供了穩(wěn)定的服務(wù)器環(huán)境。4.Ubuntu簡介Ubuntu是一款基于Debian派生的產(chǎn)品，對新款硬件具有極強的兼容能力。普遍認為Ubuntu與Fedora都是極其出色的Linux桌面系統(tǒng)。2024/1/15虛擬機VMWARE安裝Linux系統(tǒng)目前，Ubuntu的最新桌面版是Ubuntu20.10，安裝需要計算機的配置很高，而且系統(tǒng)也很大?，F(xiàn)在一般新電腦都是64位的，還有很多電腦是32位的。64位的一般向下兼容32位的軟件。鑒于這個原因，安裝Ubuntu低版本32位的系統(tǒng)ubuntu-9.10-desktop-i386。這個版本的Linux系統(tǒng)的安裝包小，不到700M，開關(guān)機只需要幾秒鐘，速度很快，占用內(nèi)存小。軟件下載可以訪問百度網(wǎng)盤，鏈接：/s/18JqhQtvGDPlrL2F0IR6bZw。提取碼：f94n。Ubuntu一般在Windows系統(tǒng)里先安裝虛擬機VMware，再在VMware里安裝Ubuntu系統(tǒng)。虛擬機版本號是VMware15，軟件下載可以訪問百度網(wǎng)盤，鏈接：/s/19CpSKbhYDRDAq0eLn1olsg，提取碼：v0fd。Ubuntu安裝好以后，就可以在Ubuntu里安裝集成電路設(shè)計軟件了，本書版圖設(shè)計軟件使用的是Cadence的IC610和Mentor的Calibre2008這兩個版本。這兩個版本足可以滿足學(xué)習(xí)所用，而且這兩個設(shè)計軟件加上Ubuntu系統(tǒng)容量也就10G左右，占用硬盤空間比較小。如果安裝最新高版本的系統(tǒng)和軟件，需要50G左右，對計算機的配置要求也高。IC610和Calibre2008安裝包和安裝說明，可以訪問百度網(wǎng)盤下載，鏈接：/s/1Uj_elki8-QnZ_OMVUY6VKQ，提取碼：ry50。項目1集成電路版圖認知任務(wù)1.1集成電路版圖設(shè)計平臺介紹2024/1/15項目1集成電路版圖認知任務(wù)1.1集成電路版圖設(shè)計平臺介紹Linux常用指令如果要學(xué)習(xí)好集成電路版圖設(shè)計，必須要熟悉設(shè)計軟件和Linux系統(tǒng)。設(shè)計軟件的學(xué)習(xí)，后續(xù)會詳細說明。先學(xué)習(xí)UbuntuLinux系統(tǒng)指令。Ubuntu系統(tǒng)具有X-Window視圖窗口和字符終端窗口，X-Window視圖窗口操作方法和Windows類似，這里就不再說明。在Ubuntu系統(tǒng)下包含了很多日常用到的命令(大約有2000多條）。下面對Ubuntu系統(tǒng)中經(jīng)常會遇到的一些命令做簡單介紹，具體的步驟也可以參見各個命令對應(yīng)的聯(lián)機幫助手冊。1.使用pwd來判定當(dāng)前目錄2.使用cd命令來改變所在目錄3.要改換到根登錄和根目錄，su命令4.使用ls來查看目錄步驟5.定位文件和目錄命令locate6.清除終端命令clear7.創(chuàng)建文件touch和目錄命令mkdir8.復(fù)制文件cp9.移動文件mv10.刪除文件和目錄rm11.歷史命令和Tab自動補全12.Linux文件權(quán)限chmod13.歸檔、壓縮命令tar2024/1/15項目1集成電路版圖認知任務(wù)1.1集成電路版圖設(shè)計平臺介紹Vi編輯器的使用Vi/Vim(Visualedit)是Linux系統(tǒng)中重要的文本編輯工具，也是最常用的一種工具，因此，熟悉vi是學(xué)習(xí)使用Linux系統(tǒng)的一個重要環(huán)節(jié)。vi是一個簡單的應(yīng)用程序。它在shell提示內(nèi)打開，并允許用戶查看、搜索和修改文本文件?；旧蟰i分為三種模式，分別是“普通模式”，“編輯（插入）模式”和“指令列（末行）命令模式”三種。這三種模式的作用是：（1）普通模式：當(dāng)vi處理一個文件的時候，一進入該文件就是普通模式了。在這個文件中可以使用“上下左右”按鍵來移動光標(biāo)，也可以使用“刪除字符”或“刪除整行”來處理文件步驟，還可以使用“復(fù)制，粘貼”來處理你的文件數(shù)據(jù)。（2）編輯模式：在普通模式中可以處理刪除，復(fù)制，粘貼等等的動作，但是卻無法編輯的。要等到你按下“i,I,o,O,a,A,r,R”等字母之后才能進入編輯模式。如果要回到普通模式時，則必須要按下“ESC”這個按鍵即可退出編輯模式。（3）指令列命令模式：在普通模式中，輸入“:或/或？”就可以將光標(biāo)移動到最底下那一行，在這個模式當(dāng)中，可以提供你“搜索資料”的功能，而讀取，存盤，大量取代字符，離開vi，顯示行號等等的動作都是在此模式中完成的。ThankYou!2024/1/15李亮《集成電路版圖設(shè)計項目教程》2024/1/15項目1集成電路版圖認知集成電路版圖設(shè)計平臺介紹一EDA軟件二集成電路版圖設(shè)計基礎(chǔ)三CMOS工藝與版圖設(shè)計圖層四2024/1/152024/1/15項目1集成電路版圖認知任務(wù)1.2EDA軟件EDA是集成電路（IC）設(shè)計必需、也是最重要的軟件設(shè)計工具，現(xiàn)代EDA工具幾乎涵蓋了IC設(shè)計的方方面面，具有的功能十分全面，可以粗略的劃分為前端技術(shù)、后端技術(shù)和驗證技術(shù)，各個技術(shù)之間有所重合。國內(nèi)從事EDA研究的公司有華大九天、芯禾科技、廣立微、博達微、芯愿景、圣景微、芯聯(lián)成等。目前全球IC設(shè)計EDA產(chǎn)業(yè)競爭格局主要由Cadence、Synopsys和西門子旗下的MentorGraphics壟斷。主流EDA基本發(fā)展?fàn)顩r。1）Synopsys成立于1986年，在2008年成為全球排名第一的EDA軟件工具領(lǐng)導(dǎo)廠商，為全球電子市場提供技術(shù)先進的集成電路設(shè)計與驗證平臺。2）Cadence成立于1988年，是EDA行業(yè)銷售排名第二的公司。Cadence產(chǎn)品涵蓋了電子設(shè)計的整個流程，包括系統(tǒng)級設(shè)計、功能驗證、集成電路綜合及布局布線、IC物理驗證、模擬混合信號及射頻集成電路設(shè)計、全定制集成電路設(shè)計等。3）MentorGraphics成立于1981年，是一家EDA軟件和硬件公司。Mentor的工具雖沒有前兩家全面，沒有涵蓋整個芯片設(shè)計和生產(chǎn)環(huán)節(jié)，但在有些領(lǐng)域，如集成電路版圖驗證Calibre工具等方面有相對獨到之處。2024/1/15項目1集成電路版圖認知任務(wù)1.2EDA軟件1.Cadence設(shè)計工具介紹集成電路的蓬勃發(fā)展有賴于EDA工具。其中大部分設(shè)計使用的是Cadence系列工具。Cadence在仿真、電路圖設(shè)計、自動布局布線、版圖設(shè)計及驗證等方面卻有著絕對的優(yōu)勢。設(shè)計者常用的工具有:電路圖設(shè)計工具Composer,電路模擬工具AnalogArtist,版圖設(shè)計工具VirtuosoLayoutEditor,版圖驗證工具Diva、Assura、Dracula。2.CadenceVirtuoso設(shè)計平臺Virtuoso的模擬電路設(shè)計平臺是一個全定制設(shè)計平臺的模擬電路設(shè)計與仿真環(huán)境。包括：原理圖編輯器是全定制設(shè)計平臺的設(shè)計合成環(huán)境；版圖編輯器是業(yè)界標(biāo)準(zhǔn)的基本全定制物理版圖設(shè)計工具；設(shè)計規(guī)則檢查器(DRC)；版圖原理圖(LVS)驗證器；寄生參數(shù)提取(RCX)等。3.VirtuosoLayoutSuite設(shè)計平臺LayoutSuite設(shè)計平臺包含L（高級全定制多邊形編輯）、XL（更靈活的原理圖驅(qū)動和約束驅(qū)動式輔助全定制版圖）、GXL（自動化全定制版圖）三種工具。本書的版圖設(shè)計就是基于VirtuosoLayout的基礎(chǔ)L設(shè)計平臺。4.CALIBRE驗證工具目前，業(yè)界常用的版圖驗證工具是CadenceDracula和MentorCalibre。其中Calibre工具已經(jīng)被眾多設(shè)計公司使用。Calibre驗證工具，已作為CadenceVirtuoso的插件，Virtuoso用戶能夠直接調(diào)用Calibre進行版圖驗證工作。本書的版圖驗證就是基于Calibre。ThankYou!2024/1/15李亮《集成電路版圖設(shè)計項目教程》2024/1/15項目1集成電路版圖認知集成電路版圖設(shè)計平臺介紹一EDA軟件二集成電路版圖設(shè)計基礎(chǔ)三CMOS工藝與版圖設(shè)計圖層四2024/1/152024/1/15項目1集成電路版圖認知任務(wù)1.3集成電路版圖設(shè)計基礎(chǔ)版圖設(shè)計類型分為：標(biāo)準(zhǔn)版圖設(shè)計、半定制版圖設(shè)計、和全定制版圖設(shè)計。1.集成電路中的標(biāo)準(zhǔn)版圖設(shè)計主要數(shù)字標(biāo)準(zhǔn)單元。包括：組合邏輯單元和時序邏輯單元。2.集成電路中的半定制版圖設(shè)計在半定制版圖設(shè)計中，如具有6個晶體管的SRAM或者僅有1個晶體管1個電容的DRAM，它們的標(biāo)準(zhǔn)小單元高度和寬度尺寸設(shè)置與標(biāo)準(zhǔn)邏輯單元無關(guān)，需要單獨設(shè)計。還有一類特殊的半定制版圖稱為客戶自有技術(shù)，在專用集成電路（ASIC）中經(jīng)常采用。閃存（flashmemory）的基本單元（NAND和NOR單元）與上述SRAM和DRAM的基本單元類似，也是采用半定制版圖設(shè)計。3.集成電路中的全定制版圖設(shè)計在模擬和混合信號芯片設(shè)計中，包括常見的模擬前端控制器、模數(shù)轉(zhuǎn)換器(ADC)、數(shù)模轉(zhuǎn)換器(DAC)、運算放大器(OPAMP)和比較器(Comparator)等。更多地采用了全定制版圖設(shè)計方法。熟練地掌握了標(biāo)準(zhǔn)單元版圖設(shè)計和半定制版圖設(shè)計之后，對于全定制版圖設(shè)計方能駕輕就熟，運用自如。2024/1/15項目1集成電路版圖認知版圖設(shè)計流程版圖設(shè)計的一般流程可以表述為：首先對版圖進行規(guī)劃，把整個電路劃分成若干個單元，然后，確定各個模塊在芯片中的具體位置，完成各個單元版圖及單元之間的互連設(shè)計，最后對版圖進行驗證。版圖規(guī)劃準(zhǔn)備好進行版圖設(shè)計的電路圖或者網(wǎng)表，整理出一份版圖設(shè)計前的清單，設(shè)計版圖，可以參考一些相同類型或相同工藝的設(shè)計。右圖所為一個版圖規(guī)劃步驟。任務(wù)1.3集成電路版圖設(shè)計基礎(chǔ)2024/1/15版圖驗證集成電路版圖常規(guī)驗證的項目包括下列4項：(1)DRC(DesignRuleCheck)設(shè)計規(guī)則檢查設(shè)計規(guī)則是集成電路版圖各種幾何圖形尺寸的規(guī)范，不同的集成電路工藝都具有與之對應(yīng)的設(shè)計規(guī)則。由于這個驗證項目的重要性，DRC為版圖驗證的必做項目。(2)ERC(ElectricalRuleCheck)電學(xué)規(guī)則檢查ERC檢查版圖是否有基本的電氣錯誤。(3)LVS(LayoutVersusSchematic)版圖和電路圖一致性檢查LVS是把設(shè)計好的版圖和電路圖進行對照和比較，要求兩者達到完全一致。如果有不符之處將以報告形式輸出。LVS通常在DRC檢查無誤后進行，它是版圖驗證的另一個必查項目。(4)LPE(LayoutParasiticExtraction)版圖寄生參數(shù)提取LPE是根據(jù)集成電路版圖來計算和提取節(jié)點的固定電容電阻、二極管的面積和周長、MOS管的柵極尺寸、雙極型器件的尺寸等，還可以提取寄生電阻和寄生電容參數(shù)，以便進行精確的電路仿真。在上述項目中，DRC和LVS是必須要做的驗證，LPE用來版圖后仿真。而ERC一般在做DRC時同時完成，并不需要單獨進行。項目1集成電路版圖認知任務(wù)1.3集成電路版圖設(shè)計基礎(chǔ)2024/1/15項目1集成電路版圖認知任務(wù)1.3集成電路版圖設(shè)計基礎(chǔ)設(shè)計流程及工具在主流EDA工具上，按設(shè)計流程逐步完成版圖設(shè)計、仿真。版圖設(shè)計簡易流程，設(shè)計所需工具如下表所示。流程功能工具1)電路圖繪制，前仿真電路設(shè)計VirtuosoSchematicEditorIC5141&610-6182)版圖繪制版圖設(shè)計CadenceVirtuosoEditorIC5141&610-6183)版圖設(shè)計規(guī)則驗證DRC驗證MentorCalibrelnteractiveDRCV2008-2019LVS驗證MentorCalibreInteractiveLVSV2008-20194)后仿真版圖寄生參數(shù)提取MentorCalibreInteractivePEXV2008-2019ThankYou!2024/1/15李亮《集成電路版圖設(shè)計項目教程》2024/1/15項目1集成電路版圖認知集成電路版圖設(shè)計平臺介紹一EDA軟件二集成電路版圖設(shè)計基礎(chǔ)三CMOS工藝與版圖設(shè)計圖層四2024/1/152024/1/15項目1集成電路版圖認知任務(wù)1.4CMOS工藝與版圖設(shè)計圖層CMOS集成電路具有功耗低、速度快、抗干擾能力強、集成度高等眾多優(yōu)點。CMOS工藝已成為當(dāng)前大規(guī)模集成電路的主流工藝技術(shù)，絕大部分集成電路都是用CMOS工藝制造的。CMOS制造工藝要求在同一塊芯片襯底上形成NMOS和PMOS晶體管。NMOS晶體管是做在P型硅襯底（P-Substrate，P-Sub）上的，而PMOS晶體管是做在N型硅襯底上的。要將兩種晶體管都做在同一個硅襯底上，就需要在硅襯底上制作一塊反型區(qū)域，該區(qū)域被稱為“阱”。根據(jù)阱的不同，CMOS工藝分為P阱CMOS工藝、N阱CMOS工藝以及雙阱CMOS工藝。P型阱制作在N型襯底上；而N型阱制作在P型襯底上。在雙阱CMOS技術(shù)中，為了優(yōu)化器件，可以生成與襯底類型相同的阱。其中N阱CMOS工藝由于工藝簡單、電路性能較P阱CMOS工藝更優(yōu)，從而獲得廣泛的應(yīng)用。2024/1/15項目1集成電路版圖認知任務(wù)1.4CMOS工藝與版圖設(shè)計圖層制造工藝的簡化步驟首先在硅襯底中摻雜生成N阱區(qū)域；然后，在NMOS和PMOS有源區(qū)的四周逐漸形成場氧化層；隨后，形成柵極氧化層并制作柵極；再通過摻雜形成源、漏區(qū)；繼續(xù)制作接觸孔、通孔和金屬布線層；最后完成鈍化、引線鍵合、封裝、測試。一個簡單的芯片制造流程完成了。2024/1/15項目1集成電路版圖認知任務(wù)1.4CMOS工藝與版圖設(shè)計圖層光刻光刻就是將每一層掩膜上的圖形轉(zhuǎn)移到芯片上的各個特定層。對每一層都要使用不同的掩膜版進行光刻。步驟是在整個氧化層表面覆蓋一層感光的光刻膠，經(jīng)光刻掩膜版后用紫外線曝光，被曝光區(qū)域變成可溶解的，被刻蝕掉，留下成型的圖案。光刻時存在正膠光刻和負膠光刻。2024/1/15項目1集成電路版圖認知任務(wù)1.4CMOS工藝與版圖設(shè)計圖層N阱CMOS工藝簡化的N阱CMOS工藝使用8塊掩模版的流程（高級一些的工藝用12塊掩模版或更多）。1）N阱掩膜版。在P型硅摻雜（如三價硼和鋁）襯底上制作N阱，在二氧化硅層上通過光刻，刻蝕出N阱窗口，進行N阱摻雜（如5價的磷或砷），然后再重新生長薄氧化層。2）薄氧化區(qū)版（即有源區(qū)版）。確定PMOS晶體管、NMOS晶體管的有源區(qū)（即源、漏、柵區(qū)），然后完成場氧化層的生長，以及重新生長高質(zhì)量的薄氧化層（即柵氧化層）。2024/1/15項目1集成電路版圖認知任務(wù)1.4CMOS工藝與版圖設(shè)計圖層N阱CMOS工藝3）光刻多晶硅掩膜版。制作多晶硅柵，以及用作連線和電阻的多晶硅。首先在新生長的柵氧化層上淀積多晶硅，然后刻蝕出所需的多晶硅。4）P型重摻雜區(qū)（P+）掩膜版。制作PMOS晶體管的源、漏、柵以及NMOS晶體管的襯底歐姆接觸。說明一下：多晶硅柵本身作為源、漏摻雜離子的掩膜，離子被多晶硅柵阻擋，不會進入柵下的硅表面，這稱為硅柵自對準(zhǔn)工藝。2024/1/15項目1集成電路版圖認知任務(wù)1.4CMOS工藝與版圖設(shè)計圖層N阱CMOS工藝5）N型重摻雜區(qū)（N+）掩膜版。N+區(qū)掩膜是P+區(qū)的負版，即硅片上所有非P+區(qū)均進行N+離子的摻雜。有源區(qū)域是薄氧化層，利用硅柵自對準(zhǔn)工藝完成NMOS晶體管的源、漏、柵以及PMOS晶體管的襯底歐姆接觸，然后生長氧化層。6）接觸孔掩膜版?？坛鯬MOS晶體管、NMOS晶體管的源、漏、柵，以及襯底接觸的引線孔，然后淀積一層金屬膜。2024/1/15項目1集成電路版圖認知任務(wù)1.4CMOS工藝與版圖設(shè)計圖層N阱CMOS工藝7）金屬掩膜版。在金屬膜上刻出所需的元器件電極引線和金屬互連。8）鈍化層光刻掩膜版。先淀積一層鈍化膜（如氮化硅或磷硅玻璃等），避免雜質(zhì)侵入或損傷；然后刻出芯片的壓焊區(qū)（PAD，用來和外部進行連接）以及芯片內(nèi)部引出的測試點（用于測試）。2024/1/15項目1集成電路版圖認知任務(wù)1.4CMOS工藝與版圖設(shè)計圖層版圖繪圖層根據(jù)N阱CMOS的制造工藝，可以確定對應(yīng)工藝下版圖設(shè)計中的繪圖層。繪圖層是指完成集成電路版圖設(shè)計所需要的分層數(shù)目。以N阱CMOS工藝為例，通常情況下，關(guān)鍵繪圖層（Area）的種類有：N阱層(N-Well)；有源區(qū)層(Active)；多晶硅柵層(Poly)；P型摻雜層(P-Select)；N型摻雜層(N-Select)；接觸孔層(Contact)；通孔層(Via)；金屬層(Metal)；文字標(biāo)注層(Text)和焊盤層(Pad)等。2024/1/151.N阱層N阱用來確定N型襯底的區(qū)域。PMOS晶體管是作在N阱中的，N阱一般連接到電源VDD上。圖示是N阱的截面圖和版圖。項目1集成電路版圖認知任務(wù)1.4CMOS工藝與版圖設(shè)計圖層2024/1/15項目1集成電路版圖認知任務(wù)1.4CMOS工藝與版圖設(shè)計圖層2.有源區(qū)層有源區(qū)是導(dǎo)電區(qū)域，對應(yīng)場區(qū)（場氧區(qū)）是絕緣區(qū)即非導(dǎo)電區(qū)域。晶體管的源區(qū)和漏區(qū)都屬于有源區(qū)，源區(qū)和漏區(qū)分別在多晶硅柵兩旁的有源區(qū)上。有源區(qū)旁的場氧區(qū)起隔離的作用。圖示是有源區(qū)的截面圖和版圖。2024/1/15項目1集成電路版圖認知任務(wù)1.4CMOS工藝與版圖設(shè)計圖層3.N型摻雜區(qū)層和P型摻雜區(qū)層將N型離子或P型離子注入到N型摻雜區(qū)（形成PMOS晶體管）或P型摻雜（形成NMOS晶體管）中形成MOS晶體管。N型摻雜區(qū)或P型摻雜區(qū)（N+或P+）結(jié)合對應(yīng)有源區(qū)共同形成了擴散區(qū)（diffusion）或離子注入（implant）區(qū)。N+區(qū)域是通過將砷或磷離子注入到硅片上有源區(qū)得到的。P+區(qū)域的形成是通過將硼離子注入到硅片上有源區(qū)得到的。N+區(qū)域的截面圖和版圖如圖示。2024/1/15項目1集成電路版圖認知任務(wù)1.4CMOS工藝與版圖設(shè)計圖層4.多晶硅柵層集成電路中的柵極通常用多晶硅來進行淀積。多晶硅除了可以用來淀積柵極之外，還可以用來生成電阻。另外，多晶硅柵層和金屬層一樣也可用于互連。5.金屬層金屬層在集成電路芯片中起互連的作用。通常情況下，金屬層數(shù)的多少表示了一個集成電路芯片的復(fù)雜程度，主要說明如下：1）在芯片面積的約束下，器件之間的互連依靠單層金屬基本上是不可能完成的，所以需要增加金屬的層數(shù)。不同的金屬層之間需要有絕緣層來進行隔離，其互連由它們之間的通孔來完成。2）在版圖設(shè)計中，金屬層用線條來表示，線條拐角可以是90°也可以是45°，不同層的金屬通常用M1、M2、M3等來表示，并用不同顏色的線條來進行區(qū)分。3）金屬層的線條需要滿足一定的寬度要求，但由于芯片面積的約束，在實際布線中通常就采用設(shè)計規(guī)則所規(guī)定的最小尺寸。4）金屬層除了起到互連的作用外，還可以用來進行電源線和地線的布線。在布電源線的時候，金屬線條的寬度通常要大于設(shè)計規(guī)則中定義的最小寬度，防止電流過大將金屬線條熔斷，造成短路現(xiàn)象。2024/1/15項目1集成電路版圖認知任務(wù)1.4CMOS工藝與版圖設(shè)計圖層6.接觸孔層和通孔層接觸孔包括有源區(qū)接觸孔(ActiveContact)和多晶硅接觸孔(PolyContact)。其形狀是正方形。有源區(qū)接觸孔用來連接第一層金屬和N+或P+區(qū)域，其橫截面和掩膜版圖如圖示。2024/1/15項目1集成電路版圖認知任務(wù)1.4CMOS工藝與版圖設(shè)計圖層6.接觸孔層和通孔層接觸孔包括有源區(qū)接觸孔(ActiveContact)和多晶硅接觸孔(PolyContact)。其形狀是正方形。多晶硅接觸孔用來連接第一層金屬和多晶硅柵。多晶硅接觸孔的橫截面圖和掩膜版圖如圖示。2024/1/156.接觸孔層和通孔層通孔(Via)用于相鄰金屬層之間的連接，其形狀同樣是正方形。在面積允許的情況下，同樣應(yīng)該盡可能多地打通孔。在版圖設(shè)計中，接觸孔只有一層，而通孔可能需要多層。連接第一層和第二層金屬的通孔表示為V1，連接第二層和第三層金屬的通孔表示為V2，依此類推。連接第一層金屬和第二層金屬的通孔V1如所示。項目1集成電路版圖認知任務(wù)1.4CMOS工藝與版圖設(shè)計圖層2024/1/15項目1集成電路版圖認知任務(wù)1.4CMOS工藝與版圖設(shè)計圖層7.文字標(biāo)注層文字標(biāo)注層用于版圖中的文字標(biāo)注，目的是方便設(shè)計者對器件、信號線、電源線、地線等進行標(biāo)注，便于版圖的查看。在進行版圖制造的時候并不會生成相應(yīng)的掩膜層。8.焊盤層焊盤提供了芯片內(nèi)部信號到封裝引腳的連接，其尺寸通常定義為綁定導(dǎo)線需要的最小尺寸。這八種主要類型的層結(jié)合起來使用，可以創(chuàng)建晶體管器件、電阻、電容以及互連線的版圖?！都呻娐钒鎴D設(shè)計項目教程》2024/1/15集成電路版圖工藝設(shè)計規(guī)則一MOS管版圖設(shè)計二MOS管串聯(lián)和并聯(lián)版圖三2024/1/15項目2MOS晶體管版圖設(shè)計項目2MOS晶體管版圖設(shè)計2024/1/15集成電路版圖設(shè)計規(guī)則是在進行版圖設(shè)計的時候所必須遵守的一系列工藝規(guī)則，是版圖設(shè)計所依據(jù)的基礎(chǔ)。版圖設(shè)計規(guī)則的作用是保證電路性能，易于在工藝中實現(xiàn)，并能取得較高的成品率。版圖設(shè)計規(guī)則通常包括兩個方面：規(guī)定圖形和圖形間距的最小允許尺寸；規(guī)定各分版間的最大允許套刻偏差。任務(wù)2.1集成電路版圖設(shè)計工藝規(guī)則在版圖設(shè)計的時候之所以要定義一系列的設(shè)計規(guī)則，是因為電路設(shè)計師想要盡量提高器件的集成度，而制造廠家的工藝特點和技術(shù)水平有一定的物理限制，如果設(shè)計的時候一味追求集成度，那么在制造的時候就有可能會出現(xiàn)錯誤，導(dǎo)致最后制造出來的芯片不能正常工作，即影響成品率；而工藝制造工程師希望芯片的成品率會高一些，所以希望線條盡可能的寬，線條之間的距離盡可能大，但是這樣又會造成芯片面積的增加。為了在芯片的器件集成度與成品率之間得到一個折中，必須制定一系列的設(shè)計規(guī)則，在進行版圖設(shè)計的時候，要嚴(yán)格按照廠家提供的設(shè)計規(guī)則進行設(shè)計。影響設(shè)計規(guī)則的因素有制造成本、成品率、最小特征尺寸、制造設(shè)備和工藝的成熟度以及集成電路的市場需求等。2024/1/15設(shè)計規(guī)則分類設(shè)計規(guī)則通常有以下兩類：1.λ準(zhǔn)則：用單一參數(shù)λ表示版圖規(guī)則，所有的幾何尺寸都與λ成線性比例。2.微米準(zhǔn)則：用微米表示版圖規(guī)則中最小線寬尺寸和最小允許間隔尺寸等。制造工藝的關(guān)鍵性能參數(shù)是特征尺寸，更準(zhǔn)確的說就是溝道長度。晶體管尺寸既決定了電路速度，又決定了單個芯片上邏輯單元的數(shù)量。制造工藝通常按照制造最小晶體管的長度來區(qū)分，因此，一個制造最小溝道長度為0.35μm的晶體管工藝叫0.35μm工藝。項目2MOS晶體管版圖設(shè)計任務(wù)2.1集成電路版圖設(shè)計工藝規(guī)則以λ為單位的設(shè)計規(guī)則把尺寸定義為λ的倍數(shù)，λ的取值由工藝決定。λ=0.5μm的CMOS工藝也稱0.5μmCMOS工藝；λ一般指工藝尺寸給出的最小溝道長度，版圖設(shè)計可以獨立于工藝和實際的尺寸。對于不同的工藝，只要改變λ的取值就可以了。采用以λ為單位的設(shè)計規(guī)則會使設(shè)計規(guī)則得以簡化，而且有利于工藝按比例收縮。但以λ為單位的設(shè)計規(guī)則有可能會造成芯片面積的浪費。隨著工藝水平的不斷進步，器件的特征尺寸越來越小。因此，以λ為單位的設(shè)計規(guī)則在深亞微米集成電路的設(shè)計中局限性越來越明顯。目前先進工藝中一般采用以微米為單位的設(shè)計規(guī)則。以微米為單位的設(shè)計規(guī)則，對不同的工藝要求有不同的尺寸，因此設(shè)計的復(fù)雜性大大提高。本書將主要介紹以微米為單位的設(shè)計規(guī)則。項目2MOS晶體管版圖設(shè)計2024/1/15任務(wù)2.1集成電路版圖設(shè)計工藝規(guī)則2）版圖設(shè)計規(guī)則

基本設(shè)計規(guī)則主要包括：線寬規(guī)則；間距規(guī)則；包圍規(guī)則；延伸規(guī)則；交疊規(guī)則；最小面積規(guī)則等。1.線寬規(guī)則（WidthRule）線寬規(guī)則通常指的是版圖中多邊形的最小寬度。多邊形的最小寬度是關(guān)鍵尺寸，它定義了制造工藝的極限尺寸，例如晶體管的最小柵極長度。下面是關(guān)于第一層多晶硅的最小寬度的定義：MinimumwidthofaGTregionforinterconnects：0.35μm即第一層多晶硅線的最小寬度為0.35μm。如果在某一層中違反了最小線寬規(guī)則，就可能在該層上產(chǎn)生開路現(xiàn)象（斷路）。如果寬度小于某一特定值時，那么制造工藝就無法保證可靠地制造連續(xù)的連線。因而在線形圖形中的某一點若違反了規(guī)則，那么在這個點上就很可能會產(chǎn)生裂口。項目2MOS晶體管版圖設(shè)計2024/1/15任務(wù)2.1集成電路版圖設(shè)計工藝規(guī)則2）版圖設(shè)計規(guī)則

基本設(shè)計規(guī)則主要包括：線寬規(guī)則；間距規(guī)則；包圍規(guī)則；延伸規(guī)則；交疊規(guī)則；最小面積規(guī)則等。2.間距規(guī)則（SpaceRule）間距規(guī)則指多邊形之間最小距離的規(guī)則。定義間距規(guī)則是為了避免兩個多邊形之間形成短路。下面是關(guān)于第一層多晶硅之間的最小距離的定義：MinimumspacebetweentwoGTregionsonAAarea：0.45μm即在有源區(qū)中第一層多晶硅之間的最小距離為0.45μm。項目2MOS晶體管版圖設(shè)計2024/1/15任務(wù)2.1集成電路版圖設(shè)計工藝規(guī)則2）版圖設(shè)計規(guī)則

基本設(shè)計規(guī)則主要包括：線寬規(guī)則；間距規(guī)則；包圍規(guī)則；延伸規(guī)則；交疊規(guī)則；最小面積規(guī)則等。2.間距規(guī)則（SpaceRule）間距規(guī)則不但應(yīng)用于同一層上的多邊形，也應(yīng)用于不同層之間或不同情況下的多邊形。例如：不同層的有源區(qū)上的接觸孔和多晶硅柵之間要求遵守間距規(guī)則。有源區(qū)的多晶硅柵極和接觸孔之間之所以要定義最小距離，是為了防止接觸孔所連接的金屬與多晶硅柵極發(fā)生短路。下面是設(shè)計規(guī)則中關(guān)于間距的表述：Minimumspacebetweenadiffusioncontactandapolygate：0.30μm即有源區(qū)接觸孔和多晶硅柵極的最小間距為0.30μm。項目2MOS晶體管版圖設(shè)計2024/1/15任務(wù)2.1集成電路版圖設(shè)計工藝規(guī)則2）版圖設(shè)計規(guī)則

基本設(shè)計規(guī)則主要包括：線寬規(guī)則；間距規(guī)則；包圍規(guī)則；延伸規(guī)則；交疊規(guī)則；最小面積規(guī)則等。3包圍規(guī)則（EnclosureRule）包圍規(guī)則是指一層與另一層線條之間交疊并將其包圍的最小尺寸。在包圍規(guī)則中，所有的線條是位于不同繪圖層的。之所以要定義包圍規(guī)則，是因為在集成電路制造中，需要將不同的繪圖層進行連接，例如金屬層和柵極層之間、不同金屬層之間。它們之間需要接觸孔或通孔連接，而上、下兩層都必須將孔完全覆蓋才能保證有效的連接，否則就有可能會出現(xiàn)斷路。硅柵層包圍接觸孔的最小尺寸：Minimumpolyenclosureforapolycontact：0.20μm即多晶硅包圍接觸孔的距離為0.20μm。項目2MOS晶體管版圖設(shè)計2024/1/15任務(wù)2.1集成電路版圖設(shè)計工藝規(guī)則2）版圖設(shè)計規(guī)則

基本設(shè)計規(guī)則主要包括：線寬規(guī)則；間距規(guī)則；包圍規(guī)則；延伸規(guī)則；交疊規(guī)則；最小面積規(guī)則等。4延伸規(guī)則（ExtensionRule）延伸規(guī)則指的是相鄰兩層交疊，一層要伸出另一層的最小尺寸。多晶硅與有源區(qū)交疊的時候要伸出有源區(qū)一定的距離，此規(guī)則是為了保證柵極不與源極或漏極短路，可以保證源、漏區(qū)域有效截斷。關(guān)于延伸規(guī)則：Minimumextensionbeyonddiffusiontoformpolyendcap：0.4μm即多晶硅末段延伸出有源區(qū)的最小距離為0.40μm。項目2MOS晶體管版圖設(shè)計2024/1/15任務(wù)2.1集成電路版圖設(shè)計工藝規(guī)則2）版圖設(shè)計規(guī)則

基本設(shè)計規(guī)則主要包括：線寬規(guī)則；間距規(guī)則；包圍規(guī)則；延伸規(guī)則；交疊規(guī)則；最小面積規(guī)則等。5交疊規(guī)則（OverlapRule）交疊規(guī)則指的是相鄰兩層交疊，一層要伸出另一層的最小尺寸。該規(guī)則中所指的多邊形總是位于不同層上，只要是用不同層上的多邊形來制造，那么放置多邊形的預(yù)期位置與實際位置之間就很可能會出現(xiàn)偏差。交疊規(guī)則是通過確保預(yù)期的連接關(guān)系不會因制造工藝而遭破壞。交疊規(guī)則：MinimumoverlapfromaGTedgetoanAAregion：0.5μm即有源區(qū)交疊多晶硅的最小距離為0.50μm。多晶硅與有源區(qū)交疊的時候，有源區(qū)需交疊多晶硅一定的距離，此規(guī)則是為了保證源區(qū)和漏區(qū)有足夠的距離空間。項目2MOS晶體管版圖設(shè)計2024/1/15任務(wù)2.1集成電路版圖設(shè)計工藝規(guī)則3）版圖設(shè)計規(guī)則文件每家半導(dǎo)體制造廠商都有各自不同的工藝設(shè)計規(guī)則，因此版圖設(shè)計規(guī)則不是一成不變的，它會隨著工藝尺寸和不同的廠家而變化。對于版圖設(shè)計工程師來說，在進行一個版圖項目之前，首先要仔細閱讀相關(guān)的設(shè)計規(guī)則手冊。版圖設(shè)計規(guī)則手冊是由制造工廠向版圖設(shè)計公司提供的。有了版圖設(shè)計規(guī)則，版圖設(shè)計師可以按照設(shè)計規(guī)則就能成功地設(shè)計出集成電路。版圖設(shè)計必須有一個技術(shù)文件和圖層顯示文件，即.tf(technologyfile)文件和.drf(display)文件。在這個技術(shù)文件中定義了版圖的各類信息，比如版圖的繪圖層、各層次的表示方式、版圖設(shè)計規(guī)則等。在本書中，采用的設(shè)計工藝是中芯國際集成電路制造有限公司（SMIC）0.35μmCMOS兩層多晶硅三層&四層金屬的工藝。版圖工藝文件都是英文版的，不翻譯，讀者要熟悉英文專業(yè)術(shù)語。ThankYou!2024/1/15李亮《集成電路版圖設(shè)計項目教程》2024/1/15集成電路版圖工藝設(shè)計規(guī)則一MOS管版圖設(shè)計二MOS管串聯(lián)和并聯(lián)版圖三2024/1/15項目2MOS晶體管版圖設(shè)計項目2MOS晶體管版圖設(shè)計2024/1/15任務(wù)2.2MOS管版圖設(shè)計1）P溝道MOSFET結(jié)構(gòu)

MOS管是MOSFET(金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管)的簡稱。MOSFET可以用N型也可以用P型半導(dǎo)體材料做襯底。通常，MOS管由源（S）、漏（D）、柵（G）極和襯底（B）等幾個主要部分組成。對于由N型襯底（N+）材料制成的晶體管，其源、漏區(qū)是P型（P+）的，稱為P溝道MOS場效應(yīng)管。P溝道MOSFET的物理結(jié)構(gòu)刨面圖項目2MOS晶體管版圖設(shè)計2024/1/15任務(wù)2.2MOS管版圖設(shè)計2）N溝道MOSFET結(jié)構(gòu)

MOS管是MOSFET(金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管)的簡稱。對于由P型襯底（P+）材料制成的晶體管，其源、漏區(qū)是N型（N+）的，稱為N溝道MOS場效應(yīng)管。N溝道MOSFET的物理結(jié)構(gòu)刨面圖項目2MOS晶體管版圖設(shè)計2024/1/15任務(wù)2.2MOS管版圖設(shè)計3）MOSFET版圖結(jié)構(gòu)

MOS管將源漏區(qū)分開的區(qū)域稱為溝道區(qū)。在溝道區(qū)表面生長了很薄的二氧化硅絕緣層，稱為柵氧化層，柵氧化層上再淀積重摻雜的多晶硅作為柵極。多晶硅柵極的兩邊是源區(qū)和漏區(qū)，它們之間隔開的距離稱為溝道長度L；與L垂直的源、漏區(qū)的寬度稱為溝道寬度W。對于N溝道MOS管，將包含源區(qū)、漏區(qū)和溝道區(qū)的區(qū)域稱為有源區(qū)。溝道長度L和溝道寬度W是MOS管的重要設(shè)計參數(shù)，有源區(qū)和多晶硅柵的形狀決定了MOS管的尺寸。P溝道MOS管除了襯底和源、漏區(qū)的摻雜類型與N溝道MOS管不同外，它的物理結(jié)構(gòu)與NMOS管基本相同，因此版圖結(jié)構(gòu)大體上也是相同的，只有部分繪圖層不同。N溝道MOSFET的物理結(jié)構(gòu)刨面圖P溝道MOSFET的物理結(jié)構(gòu)刨面圖項目2MOS晶體管版圖設(shè)計2024/1/15任務(wù)2.2MOS管版圖設(shè)計1.PMOS管和NMOS管的器件符號有些差異。由于MOS管的源極和漏極在結(jié)構(gòu)上相互對稱，可以互換。如果確定其中的一端為源極，則另一端就為漏極。2.如果把襯底包括在內(nèi)，MOS管是具有柵極、源極、漏極和襯底的四端口器件。3.在簡化三端口器件圖中，PMOS管的源極帶箭頭、NMOS管的源極帶箭頭，常用于模擬電路中表示電流方向；PMOS管的柵極畫一個小圓圈、NMOS管的柵極沒有小圓圈，常用于數(shù)字電路中，用來表達兩種MOS管的區(qū)別。4）MOS管電路符號圖NMOS晶體管和PMOS晶體管的電路符號的幾種常用畫法。P溝道MOS管N溝道MOS管項目2MOS晶體管版圖設(shè)計2024/1/15任務(wù)2.2MOS管版圖設(shè)計5）NMOS管簡易版圖構(gòu)成NMOS管的版圖層次：要有一個包含源、漏的有源區(qū)；對有源區(qū)進行N+雜質(zhì)摻雜；多晶硅做柵極；源、漏有源區(qū)包圍柵極的部分形成MOS管的溝道長度（L）和寬度（W）；源、漏和柵通過接觸孔與金屬導(dǎo)線進行連接；制作金屬連線；各個金屬層之間用通孔連接等。由于MOS器件是4端口器件，因此還需考慮襯底的連接。對于N阱CMOS工藝來說，襯底是P型的，默認NMOS管襯底圖層不需要繪圖，其襯底一般應(yīng)連接到GND。由于襯底是輕摻雜的，為了形成襯底和金屬連線的歐姆接觸區(qū)，在金屬接觸到襯底的連接有源區(qū)域要進行重摻雜，重摻雜類型為P+。項目2MOS晶體管版圖設(shè)計2024/1/15任務(wù)2.2MOS管版圖設(shè)計6）PMOS管簡易版圖構(gòu)成PMOS管的版圖層次，PMOS管的版圖層次可以參考NMOS：同樣要有一個包含源、漏的有源區(qū)；對有源區(qū)進行P+雜質(zhì)摻雜；多晶硅做柵極；源、漏有源區(qū)包圍柵極的部分形成MOS管的溝道長度（L）和寬度（W）；源、漏和柵通過接觸孔與金屬導(dǎo)線進行連接；制作金屬連線；各個金屬層之間用通孔連接等。由于MOS器件是4端口器件，因此還需考慮襯底的連接。對于N阱CMOS工藝來說，PMOS管是作在N阱襯底里面的，其N阱襯底一般應(yīng)連接到VDD。由于N阱襯底是輕摻雜的，為了形成襯底和金屬連線的歐姆接觸區(qū)，在金屬接觸到襯底的連接區(qū)域要進行重摻雜，重摻雜類型為N+。ThankYou!2024/1/15李亮《集成電路版圖設(shè)計項目教程》2024/1/15集成電路版圖工藝設(shè)計規(guī)則一MOS管版圖設(shè)計二MOS管串聯(lián)和并聯(lián)版圖2024/1/15三二二項目2MOS晶體管版圖設(shè)計項目2MOS晶體管版圖設(shè)計2024/1/15任務(wù)2.3MOS管串聯(lián)和并聯(lián)版圖1）MOS管串聯(lián)版圖MOS管的連接也可以歸納為串聯(lián)、并聯(lián)和復(fù)聯(lián)等方式，先介紹MOS管串聯(lián)和并聯(lián)版圖。2個NMOS管的串聯(lián)電路圖中可以看出，M1的源、漏區(qū)為X和Y，M2的源、漏區(qū)為Y和Z。由于M1和M2串聯(lián)，Y是它們的公共區(qū)域，如果把公共區(qū)域合并在一起，就可以得到兩個NMOS管串聯(lián)的版圖。從電流流動的方向可以確定MOS管串聯(lián)時的源、漏極。由于NMOS管的電流從漏極D流向源極S，因此可以確定，X為M1的源區(qū)，Y為M1的漏區(qū)；同理，對M2而言，Y是它的源區(qū)，Z是它的漏區(qū)。所以M1和M2的電極從左到右是按S-D-S-D的方式連接的，Y既是M1的漏區(qū)又是M2的源區(qū)。項目2MOS晶體管版圖設(shè)計2024/1/15任務(wù)2.3MOS管串聯(lián)和并聯(lián)版圖1）MOS管串聯(lián)版圖總之，當(dāng)MOS管串聯(lián)時，它們的電極均是按照------S-D-S-D-S-D------的方式進行連接的。按照相同的方法，就可以畫出任意個MOS管串聯(lián)的版圖。圖中為4個MOS管串聯(lián)的電路圖和版圖。項目2MOS晶體管版圖設(shè)計2024/1/15任務(wù)2.3MOS管串聯(lián)和并聯(lián)版圖2）MOS管并聯(lián)版圖MOS管的并聯(lián)是指把它們的源極和源極相連，漏極和漏極相連，各自的柵極還是獨立的。右邊兩個MOS管并聯(lián)的電路圖和版圖。左版圖是MOS管并聯(lián)方式一，柵極為橫向排列，如果柵極采用豎直方向排列，兩個MOS管并聯(lián)的版圖如右圖方式二。節(jié)點X的連接采用金屬導(dǎo)線連接。節(jié)點Y作為M1管和M2管的公共漏極或源極。項目2MOS晶體管版圖設(shè)計2024/1/15任務(wù)2.3MOS管串聯(lián)和并聯(lián)版圖2）MOS管并聯(lián)版圖按照相同的方法，就可以畫出任意個MOS管并聯(lián)的版圖。圖示為4個MOS管并聯(lián)的版圖。源區(qū)和漏區(qū)的并聯(lián)全部用金屬線連接，這時源和漏金屬連線的形狀很像交叉放置的手指，因此這種并聯(lián)版圖常稱為叉指結(jié)構(gòu)?！都呻娐钒鎴D設(shè)計項目教程》2024/1/15標(biāo)準(zhǔn)單元一PDK認知二標(biāo)準(zhǔn)單元反相器版圖設(shè)計三緩沖器版圖設(shè)計四2024/1/15項目3反相器版圖設(shè)計項目3反相器版圖設(shè)計2024/1/15標(biāo)準(zhǔn)單元庫，包括版圖庫、符號庫、電路邏輯庫等。包含了組合邏輯、時序邏輯、功能單元和特殊類型單元。標(biāo)準(zhǔn)單元庫是集成電路芯片后端設(shè)計過程中的基礎(chǔ)部分。運用預(yù)先設(shè)計好的優(yōu)化的庫單元進行自動邏輯綜合和版圖布局布線，可以極大地提高設(shè)計效率，加快產(chǎn)品進入市場的時間。因此，有實力的集成電路設(shè)計公司及加工廠家都應(yīng)該擁有自己的標(biāo)準(zhǔn)單元庫，建立一套完整的與工藝線相對應(yīng)的、內(nèi)容豐富的、設(shè)計合理及參數(shù)正確的單元庫已成為設(shè)計必要的條件。任務(wù)3.1標(biāo)準(zhǔn)單元2024/1/15（1）標(biāo)準(zhǔn)單元種類標(biāo)準(zhǔn)單元能夠?qū)崿F(xiàn)不同邏輯功能的集成電路，按功能類型分為組合邏輯單元、時序邏輯單元、其它功能單元。項目3反相器版圖設(shè)計任務(wù)3.1標(biāo)準(zhǔn)單元單元種類單元內(nèi)容

組合邏輯單元Inverter反相器，NOR、NAND與非門、或非門，AND、OR與、或門，BUFFER緩沖器，MUX多路選擇器，XOR、XNOR異或、同或門，AOI、OAI與或非、或與非門，Adder加法器包括全加器和半加器，Clock時鐘緩沖，延遲線，譯碼器，量化器。

時序邏輯單元Flip-Flop觸發(fā)器：如D觸發(fā)器、JK觸發(fā)器等，可分為不同類型，如不同復(fù)位/置位端組合、單端輸出或雙端輸出、單沿觸發(fā)或雙沿觸發(fā)等。LATCH鎖存器：由兩個反相器和兩個數(shù)據(jù)開關(guān)組成，一般是電平觸發(fā)。其電路結(jié)構(gòu)是D觸發(fā)器的一半，其中包括功能類型和驅(qū)動能力均不同的單元。其他功能單元各種規(guī)模的SRAM、ROM、振蕩器、上電復(fù)位電路、電壓比較器、運算放大器、鎖相環(huán)、IO單元等。2024/1/15（2）標(biāo)準(zhǔn)單元版圖設(shè)計標(biāo)準(zhǔn)單元版圖的設(shè)計，是按照實現(xiàn)的功能要求，優(yōu)化電路的結(jié)構(gòu)布局，實現(xiàn)小面積大密度、布線合理規(guī)整、速度快功耗低最優(yōu)設(shè)計。為了單元之間能夠無縫對接、布局布線也更有條理，每個單元中的各個端口、VDD及GND的位置，都要按規(guī)則的要求進行，降低后面整個系統(tǒng)版圖設(shè)計的難度。標(biāo)準(zhǔn)單元版圖要求高度都一致，寬度可變。而寬度都應(yīng)為晶體管間距最小值的整數(shù)倍或半整數(shù)倍。晶體管間距一般可以為同一阱區(qū)同一摻雜區(qū)的間距（有時也為有源區(qū)的間距）。標(biāo)準(zhǔn)單元版圖設(shè)計一般有布線標(biāo)準(zhǔn)，即基于網(wǎng)格的布線或基于設(shè)計規(guī)則的布線。具體使用怎樣的設(shè)計方案，每家設(shè)計公司大多存在差異。項目3反相器版圖設(shè)計任務(wù)3.1標(biāo)準(zhǔn)單元2024/1/15（3）Pitch設(shè)計標(biāo)準(zhǔn)單元版圖要求高度用Pitch計算。Pitch是單元版圖規(guī)則的一個計量單位。標(biāo)準(zhǔn)單元庫的單元高度，基本都是固定的，方便版圖的布局；高度，通常以Pitch作為計量單位，一般用第二層金屬布線M2的Pitch來表示。Pitch=MinSpacing+MinWidth（最小間距+最小寬度）。Pitch的計算一般有以下三種：金屬布線的中心線與中心線的距離；金屬布線通孔與通孔的距離；金屬布線中心線與通孔的距離。項目3反相器版圖設(shè)計任務(wù)3.1標(biāo)準(zhǔn)單元2024/1/15（3）Pitch設(shè)計在中芯國際0.35μm工藝規(guī)則中，Pitch計算的三種方法如下：1.Pitch計算用金屬布線的中心線與中心線的距離。金屬布線M2的最小間距0.5μm,布線寬度為0.6μm。這時，Pitch值的計算公式為最小間距(0.5μm)+布線寬度(0.6μm)=1.1μm。2.Pitch計算用金屬布線通孔與通孔的距離。這時，Pitch值的計算公式為最小間距(0.5μm)+2倍的金屬布線M2包圍通孔的最小包圍0.15μm+布線寬度(0.6μm)=1.4μm。3.Pitch計算用金屬布線中心線與通孔的距離。這時，Pitch值的計算公式為最小間距(0.5μm)+1倍的金屬布線M2包圍通孔的最小包圍0.15μm+布線寬度(0.6μm)=1.25μm。項目3反相器版圖設(shè)計任務(wù)3.1標(biāo)準(zhǔn)單元ThankYou!2024/1/15李亮《集成電路版圖設(shè)計項目教程》2024/1/15標(biāo)準(zhǔn)單元PDK認知標(biāo)準(zhǔn)單元反相器版圖設(shè)計三緩沖器版圖設(shè)計四2024/1/15二一項目3反相器版圖設(shè)計2024/1/15（1）PDK介紹一般情況下，芯片制造公司（Foundry）會提供一個工藝設(shè)計工具包（PDK）文件。Foundry提供的PDK是連接制造工廠與設(shè)計公司的一個很重要的橋梁！1.PDK主要包含：1.器件模型(DeviceModel)：由Foundry提供的仿真模型文件；Symbols&View：用于原理圖設(shè)計的符號，參數(shù)化的設(shè)計單元都通過了Spice仿真的驗證；2.CDF(ComponentDescriptionFormat,組件描述格式)&Callback：器件的屬性描述文件，定義了器件類型、器件名稱、器件參數(shù)及參數(shù)調(diào)用關(guān)系函數(shù)集Callback、器件模型、器件的各種視圖格式等；3.Pcell(ParameterizedCell，參數(shù)化單元)：它由Cadence的Skill語言編寫，其對應(yīng)的版圖通過了DRC和LVS驗證，方便設(shè)計人員進行SchematicDrivenLayout(原理圖驅(qū)動的版圖)設(shè)計流程；4.技術(shù)文件(TechnologyFile)：用于版圖設(shè)計和驗證的工藝文件，包含GDSII的設(shè)計數(shù)據(jù)層和工藝層的映射關(guān)系定義、設(shè)計數(shù)據(jù)層的屬性定義、在線設(shè)計規(guī)則、電氣規(guī)則、顯示色彩定義和圖形格式定義等；5.PVRule(物理驗證規(guī)則)文件：包含版圖驗證文件DRC/LVS/RC提取,支持Cadence的Diva、Dracula、Assura和Mentor的Calibre驗證工具等。項目3反相器版圖設(shè)計任務(wù)3.2

PDK認知2024/1/15（2）PDK的開發(fā)介紹由晶圓廠提供的工藝信息，包括了設(shè)計規(guī)則文件、電學(xué)規(guī)則文件、版圖層次定義文件、SPICE仿真模型、器件版圖和器件定制參數(shù)。晶圓廠提供的工藝信息是開發(fā)PDK唯一的輸入條件，利用它們在PAS(PDKAutomationSystem)中開發(fā)GTE(GraphicalTechnologyEditor，圖形化技術(shù)編輯器)的數(shù)據(jù)集，即可生成PDK的各種工具包。1.技術(shù)文件：在PASGTE中，技術(shù)文件中的層次定義方法是和Virtuoso版圖編輯器一致的。在技術(shù)文件和顯示文件都已經(jīng)存在的情況下，就可以把這些文件直接輸入到PASGTE中。2.PVRule文件：PASGTE可以讓用戶用圖形化的方式定制與DRC/LVS/RCX文件有關(guān)的工藝技術(shù)信息。3.Pcell和CDF：Pcell是參數(shù)化的單元，這里的參數(shù)指的就是CDF參數(shù)。它們的組合能夠?qū)崿F(xiàn)用戶定制的所有功能，是PDK的核心部分。PDK的Pcell和CDF都是由SKILL語言開發(fā)的。關(guān)于PDK的熟悉與使用是每個版圖設(shè)計人員必須具備的能力。項目3反相器版圖設(shè)計任務(wù)3.2

PDK認知2024/1/15（3）標(biāo)準(zhǔn)Cell介紹對于版圖設(shè)計人員來說，Pcell需要自己來設(shè)計，具體設(shè)計方法和使用方法后面課程會詳細介紹。還需要根據(jù)工藝文件設(shè)計一些常用的標(biāo)準(zhǔn)單元（Cell），這些Cell在后面的版圖設(shè)計中會經(jīng)常用到。

一般芯片制造公司會提供PDK，更多的設(shè)計公司自己會設(shè)計這些標(biāo)準(zhǔn)版圖單元以滿足本公司版圖的需要，需要掌握如何去設(shè)計這些Cell。在版圖設(shè)計中，對于給定的制造工藝，接觸孔和通孔的大小是固定的。那么，可以做一個和接觸孔或通孔相關(guān)聯(lián)的標(biāo)準(zhǔn)Cell，該單元中包含接觸孔或通孔的頂層和底層的工藝層。因為它是固定大小和工藝層的，在以后的版圖設(shè)計中可以反復(fù)多次的調(diào)用這個標(biāo)準(zhǔn)設(shè)計單元。項目3反相器版圖設(shè)計任務(wù)3.2

PDK認知ThankYou!2024/1/15李亮《集成電路版圖設(shè)計項目教程》2024/1/15標(biāo)準(zhǔn)單元PDK認知標(biāo)準(zhǔn)單元反相器版圖設(shè)計二緩沖器版圖設(shè)計四2024/1/15三一項目3反相器版圖設(shè)計2024/1/15（1）反相器電路圖CMOS反相器的晶體管電路結(jié)構(gòu)非常簡單，它是由一個PMOS管和一個NMOS管連接而成，那么就能夠依據(jù)電路圖來設(shè)計反相器的版圖了。項目3反相器版圖設(shè)計任務(wù)3.3標(biāo)準(zhǔn)單元反相器版圖設(shè)計CMOS反相器的符號圖、電路圖和真值表。2024/1/15（2）反相器版圖電路圖中兩個晶體管的柵極連在一起，作為反相器的輸入；兩個晶體管的漏極連接在一起，作為反相器的輸出；PMOS的源極和襯底與電源相連，NMOS晶體管的源極和襯底與地相連。對應(yīng)在版圖設(shè)計中，兩個晶體管柵極的連接通過多晶硅來實現(xiàn)，柵極與外界信號的連接通過在多晶硅上加接觸孔和金屬層來實現(xiàn)；漏極的連接通過金屬層來實現(xiàn)；襯底與電源或地的連接通過在襯底上加接觸孔和金屬層來實現(xiàn)，源極和電源或地的連接也是通過金屬層來實現(xiàn)的。項目3反相器版圖設(shè)計任務(wù)3.3標(biāo)準(zhǔn)單元反相器版圖設(shè)計反相器的版圖和晶體管級電路圖標(biāo)準(zhǔn)單元PDK認知標(biāo)準(zhǔn)單元反相器版圖設(shè)計二緩沖器版圖設(shè)計三2024/1/15四一項目3反相器版圖設(shè)計2024/1/15（1）緩沖器電路圖

多個反相器串聯(lián)在一起可以構(gòu)成緩沖器(Buffer)。如果有偶數(shù)個反相器串聯(lián)在一起，則輸入和輸出的邏輯是相同的。如果有奇數(shù)個反相器串聯(lián)在一起，則輸入和輸出的邏輯是相反的。緩沖器提供了電信號的整形，并為大的扇出負載提供了更大的驅(qū)動強度。項目3反相器版圖設(shè)計任務(wù)3.4緩沖器版圖設(shè)計2024/1/15（2）緩沖器版圖利用反相器版圖來進行緩沖器的版圖設(shè)計。繪制版圖時可以復(fù)制第一個反相器，在第一個反相器后面黏貼放置第二個反相器，然后用金屬線將第一個反相器的輸出連接至第二個反相器的輸入即可。項目3反相器版圖設(shè)計任務(wù)3.4緩沖器版圖設(shè)計2024/1/15（3）層次化設(shè)計在版圖設(shè)計中，大多數(shù)不采用直接復(fù)制的方法來繪制具有相同功能的版圖，這種方法的最大缺點是：當(dāng)有一個晶體管的尺寸發(fā)生變化時，其他所有被復(fù)制的晶體管的尺寸都要進行相應(yīng)的修改，這就增加了版圖修改的工作量。在版圖設(shè)計中，大多數(shù)采用層次化設(shè)計。層次化設(shè)計，它含有引用或使用其它版圖單元Cell作為自身結(jié)構(gòu)的一部分，子單元Cell又可以引用其它Cell。這與計算機程序中子程序的嵌套設(shè)計概念類似。這種嵌套可以一直進行下去，直到整個芯片的設(shè)計完成為止。在標(biāo)準(zhǔn)單元版圖設(shè)計時，精簡版圖面積和提升功能是很關(guān)鍵的。為了增大驅(qū)動能力，緩沖器的后級反相器要比前級的MOS管尺寸大若干倍。緩沖器版圖在實現(xiàn)功能的基礎(chǔ)上，為了版圖面積最小化，可以采用MOS管源漏合并的方法。項目3反相器版圖設(shè)計任務(wù)3.4緩沖器版圖設(shè)計《集成電路版圖設(shè)計項目教程》2024/1/15與非門/或非門電路與版圖一復(fù)合邏輯門的版圖設(shè)計二與或非門/或與非門電路與版圖三傳輸門電路與版圖四2024/1/15項目4數(shù)字單元版圖設(shè)計異或門/同或門電路與版圖五觸發(fā)器電路與版圖六標(biāo)準(zhǔn)單元版圖設(shè)計技術(shù)與準(zhǔn)則九比較器電路與版圖七SRAM電路與版圖八項目4數(shù)字單元版圖設(shè)計2024/1/15（1）與非門電路圖右圖是一個兩輸入與非門(NAND)的電路圖，兩個NMOS晶體管是串聯(lián)關(guān)系，兩個PMOS晶體管是并聯(lián)關(guān)系。在設(shè)計版圖的時候，首先要把電路中所有連接在一起的串聯(lián)NMOS晶體管和并聯(lián)PMOS晶體管的版圖分別設(shè)計出來；然后根據(jù)電路圖的連接關(guān)系，將NMOS晶體管和PMOS晶體管的版圖進行連接，最后得到的兩輸入與非門的版圖。任務(wù)4.1與非門/或非門電路與版圖2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.1與非門/或非門電路與版圖（2）或非門電路圖兩輸入或非門(NOR)的電路圖如右圖所示，觀察并比較與非門和或非門的電路結(jié)構(gòu)圖可以發(fā)現(xiàn)，NMOS晶體管和PMOS晶體管的連接正好相反，在兩輸入或非門中，NMOS晶體管成并聯(lián)關(guān)系，PMOS晶體管成串聯(lián)關(guān)系，二者的版圖也存在著相似性。先設(shè)計兩個串聯(lián)的PMOS晶體管和兩個并聯(lián)的NMOS晶體管，然后再通過金屬線將兩部分連接起來，最后得到的或非門版圖。ThankYou!2024/1/15李亮《集成電路版圖設(shè)計項目教程》2024/1/15與或非門/或與非門電路與版圖三傳輸門電路與版圖四2024/1/15項目4數(shù)字單元版圖設(shè)計異或門/同或門電路與版圖五觸發(fā)器電路與版圖六標(biāo)準(zhǔn)單元版圖設(shè)計技術(shù)與準(zhǔn)則九比較器電路與版圖七SRAM電路與版圖八二復(fù)合邏輯門的版圖設(shè)計與非門/或非門電路與版圖一2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.2復(fù)合邏輯門的版圖設(shè)計（1）MOS管復(fù)聯(lián)MOS管的復(fù)聯(lián)是比串聯(lián)和并聯(lián)更復(fù)雜的聯(lián)結(jié)，包括先串后并和先并后串。圖示左是一個MOS管與或復(fù)聯(lián)電路。它的PMOS電路網(wǎng)絡(luò)是先串聯(lián)再并聯(lián)，只要掌握它們之間節(jié)點的相互關(guān)系，版圖就可以畫出來的。圖示右是這個的PMOS網(wǎng)絡(luò)與或復(fù)聯(lián)簡易版圖。2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.2復(fù)合邏輯門的版圖設(shè)計（1）MOS管復(fù)聯(lián)MOS管的復(fù)聯(lián)是比串聯(lián)和并聯(lián)更復(fù)雜的聯(lián)結(jié)，包括先串后并和先并后串。圖示左是一個MOS管或與復(fù)聯(lián)電路。它的PMOS電路網(wǎng)絡(luò)是先并聯(lián)后串聯(lián)，只要掌握它們之間節(jié)點的相互關(guān)系，版圖就可以畫出來的。圖示右是這個的PMOS網(wǎng)絡(luò)或與復(fù)聯(lián)簡易版圖。2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.2復(fù)合邏輯門的版圖設(shè)計

2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.2復(fù)合邏輯門的版圖設(shè)計（2）棍棒圖設(shè)計Williams提出的棍棒圖(StickDiagram)是目前表示版圖結(jié)構(gòu)關(guān)系的一種較好的結(jié)構(gòu)草圖形式，采用不同顏色的線或圖形表示版圖各層的信息(層次、位置和制約等)，電路的元件值用文字表示，而連接關(guān)系用連接點表示。在層次方面，可以用綠線表示有源區(qū)，紅線表示多晶硅，藍線表示金屬布線，接觸孔用符號“×”表示。建立棍棒圖的規(guī)則是：1）只重布局，不考慮線寬和間距；2）有源區(qū)和多晶硅正交構(gòu)成MOS管；3）金屬線可以跨越有源區(qū)和多晶硅而不連接；4）層之間的連接用“×”，表示接觸孔；5）金屬布線M1和M2可以交叉，它們之間用通孔進行連接。棍棒圖的主要應(yīng)用是解決布局問題，為完成電路圖至版圖的布局提供最方便的解決方法。在正式版圖設(shè)計之前使用棍棒圖布局版圖設(shè)計，可以節(jié)省大量的時間。2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.2復(fù)合邏輯門的版圖設(shè)計（2）棍棒圖設(shè)計現(xiàn)在集成電路版圖設(shè)計人員常用棍棒圖來畫版圖設(shè)計的草圖，也可以在上述方法的基礎(chǔ)上加以改進，建立符合自己條件的棍棒圖。有一種稱為“混合棍棒圖”的方法，它用矩形代表有源區(qū)(寬度不限)；實線代表金屬；虛線代表多晶硅；而接觸孔仍用符號“×”表示。版圖中的其它層次在棍棒圖沒有畫，但這并不影響棍棒圖的使用。例如阱區(qū)、P+和N+摻雜層在棍棒圖中都不畫，為了區(qū)分PMOS管和NMOS管，通常是用標(biāo)注的電源線和地線來區(qū)分，靠近電源線VDD的是PMOS管，靠近地線GND的是NMOS管?；蛘邚奈恢脕韰^(qū)分，位于上面一排的為PMOS管，下面一排為NMOS管。圖示是采用混合棍棒圖畫的四輸入與或非門(AOI22)的棍棒圖。棍棒圖中沒有畫的層次，在畫版圖的時候，要根據(jù)設(shè)計規(guī)則將它們都補充進去。2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.2復(fù)合邏輯門的版圖設(shè)計

2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.2復(fù)合邏輯門的版圖設(shè)計（2）棍棒圖設(shè)計通過合并源漏極可以使版圖面積最小，需要多晶硅柵極合理排序。確定最佳柵極排序的一種簡單方法是歐拉路徑法。歐拉路徑是指該路徑經(jīng)過圖的每一條邊且僅經(jīng)過一次。如果路徑起點和終點相同，則稱“歐拉回路”。具有歐拉路徑但不具有歐拉回路的圖稱“半歐拉圖”。在下拉網(wǎng)線圖和上拉網(wǎng)線圖中找一條具有相同輸入標(biāo)號順序的歐拉路徑，即在兩個線圖中找一個共同的歐拉路徑。圖示上顯示了上拉下拉網(wǎng)絡(luò)的共同歐拉路徑，在兩種情況下，歐拉路徑都從X開始到Y(jié)結(jié)束。在兩個線圖中有相同的序列(E-D-A-B-C)，即歐拉路徑。多晶硅柵極序列可以根據(jù)這個歐拉路徑排序，簡化的棍棒圖如圖示下。優(yōu)點在于具有緊湊的版圖面積，信號通道簡單。ThankYou!2024/1/15李亮《集成電路版圖設(shè)計項目教程》2024/1/15二傳輸門電路與版圖四2024/1/15項目4數(shù)字單元版圖設(shè)計異或門/同或門電路與版圖五觸發(fā)器電路與版圖六標(biāo)準(zhǔn)單元版圖設(shè)計技術(shù)與準(zhǔn)則九比較器電路與版圖七SRAM電路與版圖八三與非門/或非門電路與版圖一與或非門/或與非門電路與版圖復(fù)合邏輯門的版圖設(shè)計2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.3與或非門/或與非門電路與版圖（1）與或非門電路圖圖示是一個三輸入與或非門(AOI21)的電路圖。對于NMOS晶體管來說，兩個NMOS管是串聯(lián)關(guān)系，然后與一個NMOS管并聯(lián)；對于PMOS晶體管來說，兩個PMOS管是并聯(lián)關(guān)系，然后與一個PMOS管串聯(lián)。在設(shè)計版圖的時候，首先要把電路中NMOS晶體管復(fù)聯(lián)和PMOS晶體管復(fù)聯(lián)的版圖分別設(shè)計出來。然后根據(jù)電路圖的連接關(guān)系，將NMOS晶體管和PMOS晶體管的版圖進行連接，最后得到的三輸入與或非門的版圖。2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.3與或非門/或與非門電路與版圖（2）或與非門電路圖圖示是一個三輸入或與非門(OAI21)的電路圖。對于NMOS晶體管來說，兩個NMOS管是并聯(lián)關(guān)系，然后與一個NMOS管串聯(lián)；對于PMOS晶體管來說，兩個PMOS管是串聯(lián)關(guān)系，然后與一個PMOS管并聯(lián)。在設(shè)計版圖的時候，首先要把電路中NMOS晶體管復(fù)聯(lián)和PMOS晶體管復(fù)聯(lián)的版圖分別設(shè)計出來。然后根據(jù)電路圖的連接關(guān)系，將NMOS晶體管和PMOS晶體管的版圖進行連接，最后得到的三輸入或與非門的版圖。ThankYou!2024/1/15李亮《集成電路版圖設(shè)計項目教程》2024/1/15二三2024/1/15項目4數(shù)字單元版圖設(shè)計異或門/同或門電路與版圖五觸發(fā)器電路與版圖六標(biāo)準(zhǔn)單元版圖設(shè)計技術(shù)與準(zhǔn)則九比較器電路與版圖七SRAM電路與版圖八四與非門