集成電路版圖設(shè)計項目教程 課件 9 IO與ESD版圖

《集成電路版圖設(shè)計項目教程》2024/1/15Pad版圖設(shè)計一ESD版圖二2024/1/15項目9IO與ESD版圖設(shè)計2024/1/15任務(wù)9.1Pad版圖設(shè)計（1）I/O介紹每個芯片（Die）都有與芯片封裝外部界面相連接的接口引腳（Pin）。在芯片封裝內(nèi)部，這些引腳連接到金屬導(dǎo)線（一般為金線），通過金線將外部引腳與芯片的輸入/輸出（Input/Output，I/O）的焊盤（Pad）相連，Pad的金屬面積一般較大，如圖所示。I/O單元一般包含以下部分：綁定金屬線所需的可靠連接區(qū)域Pad；ESD（Electro-StaticDischarge）保護(hù)；與芯片內(nèi)部相連的接口。數(shù)字邏輯電路還存在與Pad相連的輸入、輸出緩沖。項目9IO與ESD版圖設(shè)計2024/1/15任務(wù)9.1Pad版圖設(shè)計（2）Pad版圖Pad作為物理焊接金線的接口，一般很大。Pad采用最頂層金屬，通常由很多金屬層次的通孔來連接頂層金屬與下層金屬。Pad設(shè)計一般規(guī)則：Pad設(shè)計要均勻分布在芯片的四周，放置時盡量往芯片的邊緣靠攏。Pad分布要盡量分散。如果芯片上有足夠的地方，那么Pad要分散開且均勻排布，而且要盡量使相鄰Pad相互離得遠(yuǎn)一些，以減少相互干擾。項目9IO與ESD版圖設(shè)計ThankYou!2024/1/15李亮《集成電路版圖設(shè)計項目教程》2024/1/15Pad版圖設(shè)計一2024/1/15ESD版圖二項目9IO與ESD版圖設(shè)計2024/1/15任務(wù)9.2ESD版圖（1）ESD介紹ESD保護(hù)電路是集成電路專門用來做靜電放電保護(hù)的，人體放電與機(jī)器放電干擾來自外界，因此ESD保護(hù)電路都是做在PAD旁邊。一般包括：輸入ESD、輸出ESD、電源與地ESD。輸出ESD

一般輸出級大尺寸PMOS與NMOS器件自身就可當(dāng)作ESD保護(hù)器件來用，但是其布局方式必須遵守設(shè)計規(guī)則中有關(guān)ESD布局方面的規(guī)定；必要時，也需要做輸出ESD保護(hù)旁通電流到GND。輸入ESD

因為CMOS集成電路的輸入PAD一般都是連接到MOS器件的柵極，柵氧化層很容易被ESD擊穿，因此在輸入PAD的旁邊會做一組ESD保護(hù)電路使ESD電流流入GND來保護(hù)輸入級的器件。當(dāng)芯片尺寸較大時，輸入PAD的ESD保護(hù)電路就必須要在輸入PAD與VDD之間也要提供ESD保護(hù)電路來直接旁通ESD電流。供電ESD

在VDDPAD與GNDPAD的旁邊也要做ESD保護(hù)電路，因為VDD與GND腳之間也可能遭受ESD的沖擊。由于ESD保護(hù)電路是為了防護(hù)ESD而加入的，因此集成電路正常操作情形下，該ESD保護(hù)電路是不工作的。項目9IO與ESD版圖設(shè)計2024/1/15任務(wù)9.2ESD版圖（2）ESD介紹

ESD保護(hù)設(shè)計可通過工藝、版圖設(shè)計和器件結(jié)構(gòu)等方法實現(xiàn)，ESD保護(hù)器件結(jié)構(gòu)主要有以下幾類：ESD中的電阻

當(dāng)電阻用于ESD保護(hù)時，主要起到限流和分壓的作用。二極管ESD防護(hù)器件

二極管作為最基本的ESD防護(hù)器件常用于輸入輸出ESD防護(hù)，是最簡單的電源電壓箝位電路。項目9IO與ESD版圖設(shè)計2024/1/15任務(wù)9.2ESD版圖（2）ESD介紹

二極管的ESD版圖對于N阱CMOS工藝來說，在P型襯底上做N型摻雜的的二極管形成ESD防護(hù)器件。將二極管做成環(huán)形結(jié)構(gòu)，用環(huán)形的接觸孔與P型襯底相連，N型摻雜區(qū)通過接觸孔形成一個四方形狀，被環(huán)形的P型襯底接觸包圍。項目9IO與ESD版圖設(shè)計2024/1/15任務(wù)9.2ESD版圖（2）ESD介紹

基于MOS管的ESD器件MOS晶體管是最常用的ESD保護(hù)器件之一，已廣泛被業(yè)界采用。GGNMOS（Gate-GroundedNMOS）結(jié)構(gòu)

將NMOS管的柵極、源極和襯底短接地，漏極接I/O口和Pad。柵極接地NMOS管簡稱為GGNMOS，如圖所示。GDPMOS（Gate-to-VDDPMOS）結(jié)構(gòu)GDPMOS類似于GGNMOS，如圖所示。PMOS管的漏極接I/O口和Pad，柵極、源極和襯底短接至電源（VDD），因此GDNMOS二極管由柵源相接的NMOS二極管組成。GGNMOSGDPMOS項目9IO與ESD版圖設(shè)計2024/1/15任務(wù)9.2ESD版圖（2）ESD介紹

基于MOS管的ESD器件MOS晶體管是最常用的ESD保護(hù)器件之一，已廣泛被業(yè)界采用。GCNMOS（Gate-CoupledNMOS）結(jié)構(gòu)

柵極耦合NMOS管組成的ESD電路如圖所示，NMOS管柵極通過一個電阻接地。GCNMOS（Gate-CoupledNMOS）和GCPMOS（Gate-CoupledPMOS）結(jié)構(gòu)

將柵極耦合接地的NMOS管與柵極耦合接電源的PMOS管組合在一起構(gòu)成輸入信號ESD保護(hù)電路如圖所示。項目9IO與ESD版圖設(shè)計GCNMOSGCNMOS&GCPMOS2024/1/152ESD版圖（3）ESD版圖設(shè)計注意事項

目前CMOS工藝芯片制造采用的ESD防護(hù)器件主要是MOS管，ESD保護(hù)電路版圖設(shè)計時，注意如下幾方面：所有的MOS管必須以指狀排布。MOS管的源端和漏端的接觸孔數(shù)量必須相等，并且等距排布。必須將大尺寸MOS管的漏極接觸孔離柵極的距離設(shè)置得較大。在版圖空間允許的情況下，可以考慮使用雙排的接觸孔。對于PMOS的源端要靠近N+保護(hù)環(huán)，對于NMOS的源端要靠近P+保護(hù)環(huán)。ESD保護(hù)器件要被合適的保護(hù)環(huán)所包圍。外圍VDD、GND走線盡可能寬，減小走線上的電阻。若有可能，在芯片外圍放置多個VDD、GND的PAD，也可以增強(qiáng)整體電路的抗ESD能力。外圍保護(hù)結(jié)構(gòu)的電源及地的走線盡量與內(nèi)部走線分開。在一些電路中，存在沒有直接的VDD–GND電壓箝位保護(hù)結(jié)構(gòu)，此時，VDD-GND之間的電壓箝位及ESD電流泄放主要利用芯片整個電路的阱與襯底的接觸。所以外圍電路要盡可能多地增加阱與襯底的接觸，并且N+接觸到P+接觸的間距一致