集成電路版圖設(shè)計項目教程 課件 4數(shù)字單元版圖

《集成電路版圖設(shè)計項目教程》2024/1/15與非門/或非門電路與版圖一復(fù)合邏輯門的版圖設(shè)計二與或非門/或與非門電路與版圖三傳輸門電路與版圖四2024/1/15項目4數(shù)字單元版圖設(shè)計異或門/同或門電路與版圖五觸發(fā)器電路與版圖六標(biāo)準(zhǔn)單元版圖設(shè)計技術(shù)與準(zhǔn)則九比較器電路與版圖七SRAM電路與版圖八項目4數(shù)字單元版圖設(shè)計2024/1/15（1）與非門電路圖右圖是一個兩輸入與非門(NAND)的電路圖，兩個NMOS晶體管是串聯(lián)關(guān)系，兩個PMOS晶體管是并聯(lián)關(guān)系。在設(shè)計版圖的時候，首先要把電路中所有連接在一起的串聯(lián)NMOS晶體管和并聯(lián)PMOS晶體管的版圖分別設(shè)計出來；然后根據(jù)電路圖的連接關(guān)系，將NMOS晶體管和PMOS晶體管的版圖進(jìn)行連接，最后得到的兩輸入與非門的版圖。任務(wù)4.1與非門/或非門電路與版圖2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.1與非門/或非門電路與版圖（2）或非門電路圖兩輸入或非門(NOR)的電路圖如右圖所示，觀察并比較與非門和或非門的電路結(jié)構(gòu)圖可以發(fā)現(xiàn)，NMOS晶體管和PMOS晶體管的連接正好相反，在兩輸入或非門中，NMOS晶體管成并聯(lián)關(guān)系，PMOS晶體管成串聯(lián)關(guān)系，二者的版圖也存在著相似性。先設(shè)計兩個串聯(lián)的PMOS晶體管和兩個并聯(lián)的NMOS晶體管，然后再通過金屬線將兩部分連接起來，最后得到的或非門版圖。ThankYou!2024/1/15李亮《集成電路版圖設(shè)計項目教程》2024/1/15與或非門/或與非門電路與版圖三傳輸門電路與版圖四2024/1/15項目4數(shù)字單元版圖設(shè)計異或門/同或門電路與版圖五觸發(fā)器電路與版圖六標(biāo)準(zhǔn)單元版圖設(shè)計技術(shù)與準(zhǔn)則九比較器電路與版圖七SRAM電路與版圖八二復(fù)合邏輯門的版圖設(shè)計與非門/或非門電路與版圖一2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.2復(fù)合邏輯門的版圖設(shè)計（1）MOS管復(fù)聯(lián)MOS管的復(fù)聯(lián)是比串聯(lián)和并聯(lián)更復(fù)雜的聯(lián)結(jié)，包括先串后并和先并后串。圖示左是一個MOS管與或復(fù)聯(lián)電路。它的PMOS電路網(wǎng)絡(luò)是先串聯(lián)再并聯(lián)，只要掌握它們之間節(jié)點的相互關(guān)系，版圖就可以畫出來的。圖示右是這個的PMOS網(wǎng)絡(luò)與或復(fù)聯(lián)簡易版圖。2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.2復(fù)合邏輯門的版圖設(shè)計（1）MOS管復(fù)聯(lián)MOS管的復(fù)聯(lián)是比串聯(lián)和并聯(lián)更復(fù)雜的聯(lián)結(jié)，包括先串后并和先并后串。圖示左是一個MOS管或與復(fù)聯(lián)電路。它的PMOS電路網(wǎng)絡(luò)是先并聯(lián)后串聯(lián)，只要掌握它們之間節(jié)點的相互關(guān)系，版圖就可以畫出來的。圖示右是這個的PMOS網(wǎng)絡(luò)或與復(fù)聯(lián)簡易版圖。2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.2復(fù)合邏輯門的版圖設(shè)計

2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.2復(fù)合邏輯門的版圖設(shè)計（2）棍棒圖設(shè)計Williams提出的棍棒圖(StickDiagram)是目前表示版圖結(jié)構(gòu)關(guān)系的一種較好的結(jié)構(gòu)草圖形式，采用不同顏色的線或圖形表示版圖各層的信息(層次、位置和制約等)，電路的元件值用文字表示，而連接關(guān)系用連接點表示。在層次方面，可以用綠線表示有源區(qū)，紅線表示多晶硅，藍(lán)線表示金屬布線，接觸孔用符號“×”表示。建立棍棒圖的規(guī)則是：1）只重布局，不考慮線寬和間距；2）有源區(qū)和多晶硅正交構(gòu)成MOS管；3）金屬線可以跨越有源區(qū)和多晶硅而不連接；4）層之間的連接用“×”，表示接觸孔；5）金屬布線M1和M2可以交叉，它們之間用通孔進(jìn)行連接。棍棒圖的主要應(yīng)用是解決布局問題，為完成電路圖至版圖的布局提供最方便的解決方法。在正式版圖設(shè)計之前使用棍棒圖布局版圖設(shè)計，可以節(jié)省大量的時間。2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.2復(fù)合邏輯門的版圖設(shè)計（2）棍棒圖設(shè)計現(xiàn)在集成電路版圖設(shè)計人員常用棍棒圖來畫版圖設(shè)計的草圖，也可以在上述方法的基礎(chǔ)上加以改進(jìn)，建立符合自己條件的棍棒圖。有一種稱為“混合棍棒圖”的方法，它用矩形代表有源區(qū)(寬度不限)；實線代表金屬；虛線代表多晶硅；而接觸孔仍用符號“×”表示。版圖中的其它層次在棍棒圖沒有畫，但這并不影響棍棒圖的使用。例如阱區(qū)、P+和N+摻雜層在棍棒圖中都不畫，為了區(qū)分PMOS管和NMOS管，通常是用標(biāo)注的電源線和地線來區(qū)分，靠近電源線VDD的是PMOS管，靠近地線GND的是NMOS管?；蛘邚奈恢脕韰^(qū)分，位于上面一排的為PMOS管，下面一排為NMOS管。圖示是采用混合棍棒圖畫的四輸入與或非門(AOI22)的棍棒圖。棍棒圖中沒有畫的層次，在畫版圖的時候，要根據(jù)設(shè)計規(guī)則將它們都補(bǔ)充進(jìn)去。2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.2復(fù)合邏輯門的版圖設(shè)計

2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.2復(fù)合邏輯門的版圖設(shè)計（2）棍棒圖設(shè)計通過合并源漏極可以使版圖面積最小，需要多晶硅柵極合理排序。確定最佳柵極排序的一種簡單方法是歐拉路徑法。歐拉路徑是指該路徑經(jīng)過圖的每一條邊且僅經(jīng)過一次。如果路徑起點和終點相同，則稱“歐拉回路”。具有歐拉路徑但不具有歐拉回路的圖稱“半歐拉圖”。在下拉網(wǎng)線圖和上拉網(wǎng)線圖中找一條具有相同輸入標(biāo)號順序的歐拉路徑，即在兩個線圖中找一個共同的歐拉路徑。圖示上顯示了上拉下拉網(wǎng)絡(luò)的共同歐拉路徑，在兩種情況下，歐拉路徑都從X開始到Y(jié)結(jié)束。在兩個線圖中有相同的序列(E-D-A-B-C)，即歐拉路徑。多晶硅柵極序列可以根據(jù)這個歐拉路徑排序，簡化的棍棒圖如圖示下。優(yōu)點在于具有緊湊的版圖面積，信號通道簡單。ThankYou!2024/1/15李亮《集成電路版圖設(shè)計項目教程》2024/1/15二傳輸門電路與版圖四2024/1/15項目4數(shù)字單元版圖設(shè)計異或門/同或門電路與版圖五觸發(fā)器電路與版圖六標(biāo)準(zhǔn)單元版圖設(shè)計技術(shù)與準(zhǔn)則九比較器電路與版圖七SRAM電路與版圖八三與非門/或非門電路與版圖一與或非門/或與非門電路與版圖復(fù)合邏輯門的版圖設(shè)計2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.3與或非門/或與非門電路與版圖（1）與或非門電路圖圖示是一個三輸入與或非門(AOI21)的電路圖。對于NMOS晶體管來說，兩個NMOS管是串聯(lián)關(guān)系，然后與一個NMOS管并聯(lián)；對于PMOS晶體管來說，兩個PMOS管是并聯(lián)關(guān)系，然后與一個PMOS管串聯(lián)。在設(shè)計版圖的時候，首先要把電路中NMOS晶體管復(fù)聯(lián)和PMOS晶體管復(fù)聯(lián)的版圖分別設(shè)計出來。然后根據(jù)電路圖的連接關(guān)系，將NMOS晶體管和PMOS晶體管的版圖進(jìn)行連接，最后得到的三輸入與或非門的版圖。2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.3與或非門/或與非門電路與版圖（2）或與非門電路圖圖示是一個三輸入或與非門(OAI21)的電路圖。對于NMOS晶體管來說，兩個NMOS管是并聯(lián)關(guān)系，然后與一個NMOS管串聯(lián)；對于PMOS晶體管來說，兩個PMOS管是串聯(lián)關(guān)系，然后與一個PMOS管并聯(lián)。在設(shè)計版圖的時候，首先要把電路中NMOS晶體管復(fù)聯(lián)和PMOS晶體管復(fù)聯(lián)的版圖分別設(shè)計出來。然后根據(jù)電路圖的連接關(guān)系，將NMOS晶體管和PMOS晶體管的版圖進(jìn)行連接，最后得到的三輸入或與非門的版圖。ThankYou!2024/1/15李亮《集成電路版圖設(shè)計項目教程》2024/1/15二三2024/1/15項目4數(shù)字單元版圖設(shè)計異或門/同或門電路與版圖五觸發(fā)器電路與版圖六標(biāo)準(zhǔn)單元版圖設(shè)計技術(shù)與準(zhǔn)則九比較器電路與版圖七SRAM電路與版圖八四與非門/或非門電路與版圖一復(fù)合邏輯門的版圖設(shè)計傳輸門電路與版圖與或非門/或與非門電路與版圖2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.4傳輸門電路與版圖（1）傳輸門電路圖圖示，CMOS傳輸門由一個NMOS管和一個PMOS管并聯(lián)而成。提供給這兩個晶體管的柵電壓也設(shè)置為互補(bǔ)信號CLK、CLKN。這樣，CMOS傳輸門是在節(jié)點A和Z之間的雙向開關(guān)，它受信號CLK、CLKN控制。如果控制信號CLK是邏輯高電平，即等于VDD，那么兩個晶體管都導(dǎo)通，并在節(jié)點A和Z之間形成一個低阻電流通路。相反，如果控制信號CLK是低電平，那么兩個晶體管都截止，節(jié)點A和Z之間是開路狀態(tài)，這種狀態(tài)也稱做高阻狀態(tài)。CMOS傳輸門在邏輯電路設(shè)計中的應(yīng)用通常會形成緊湊的電路結(jié)構(gòu)，它構(gòu)建的邏輯門電路甚至比標(biāo)準(zhǔn)組合CMOS結(jié)構(gòu)所用的晶體管要少。因此，采用CMOS傳輸門構(gòu)建電路，可以節(jié)省版圖面積。需要注意的是，控制信號和它的互補(bǔ)控制信號必須同時對TG的導(dǎo)通有效。2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.4傳輸門電路與版圖（2）傳輸門應(yīng)用利用CMOS傳輸門和CMOS反相器可以組成各種復(fù)雜的邏輯電路，例如數(shù)據(jù)選擇器、寄存器、計數(shù)器、觸發(fā)器等；傳輸門的另一個重要用途是作模擬開關(guān)，用來傳輸連續(xù)變化的模擬電壓信號。圖示為兩個CMOS傳輸門組成的二選一數(shù)據(jù)選擇器(MUX2)電路圖。該數(shù)據(jù)選擇器的工作原理為：如果輸入控制信號CLK是邏輯高電平，那么傳輸門TG2導(dǎo)通，其輸出Z等于輸入B。如果控制信號CLK是低電平，傳輸門TG1導(dǎo)通，其輸出Z等于輸入A。傳輸門的使用一般成對出現(xiàn)，那么兩個傳輸門版圖可以采用柵極十字交叉的方法設(shè)計，PMOS管和NMOS管的源漏合并作為公共輸出端。ThankYou!2024/1/15李亮《集成電路版圖設(shè)計項目教程》2024/1/15二三2024/1/15項目4數(shù)字單元版圖設(shè)計四觸發(fā)器電路與版圖六標(biāo)準(zhǔn)單元版圖設(shè)計技術(shù)與準(zhǔn)則九比較器電路與版圖七SRAM電路與版圖八五與非門/或非門電路與版圖一復(fù)合邏輯門的版圖設(shè)計與或非門/或與非門電路與版圖異或門/同或門電路與版圖傳輸門電路與版圖2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.5異或門/同或門電路與版圖

ABZ0000111011102024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.5異或門/同或門電路與版圖

2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.5異或門/同或門電路與版圖

ABZ0010101001112024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.5異或門/同或門電路與版圖

ThankYou!2024/1/15李亮《集成電路版圖設(shè)計項目教程》2024/1/15二三2024/1/15項目4數(shù)字單元版圖設(shè)計四異或門/同或門電路與版圖五標(biāo)準(zhǔn)單元版圖設(shè)計技術(shù)與準(zhǔn)則九比較器電路與版圖七SRAM電路與版圖八六與非門/或非門電路與版圖一復(fù)合邏輯門的版圖設(shè)計與或非門/或與非門電路與版圖傳輸門電路與版圖觸發(fā)器電路與版圖2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.6觸發(fā)器電路與版圖（1）觸發(fā)器介紹時序邏輯電路的版圖設(shè)計。在這類電路中，輸出信號不僅取決于當(dāng)前的輸入信號，還取決于先前的工作狀態(tài)，具有記憶功能。存儲元件是時序系統(tǒng)中最關(guān)鍵的組成部分?？梢园汛鎯υ譃橐韵聝纱箢悾?)鎖存器(Latch)：鎖存器是一種對脈沖電平敏感的存儲單元電路，鎖存器是利用電平控制數(shù)據(jù)的輸入，當(dāng)內(nèi)部存儲器設(shè)置為數(shù)據(jù)輸入時，鎖存器是透明的，此時輸入數(shù)據(jù)直接傳輸送到輸出端。2)觸發(fā)器(Flip-Flop)：數(shù)字系統(tǒng)中包含大量的存儲單元，在每個存儲單元電路上引入一個時鐘脈沖作為控制信號，在時鐘信號觸發(fā)時才能工作的存儲單元電路稱為觸發(fā)器。觸發(fā)器是非透明傳輸，數(shù)據(jù)值的讀取和改變與觸發(fā)器的輸出值是兩個獨立的事件。觸發(fā)器根據(jù)邏輯功能的不同特點，可分為D、T、RS、JK觸發(fā)器等幾種類型：1)最常用的存儲數(shù)據(jù)單元是D觸發(fā)器。存儲元件輸出端Q的數(shù)值是通過輸入值D的時鐘觸發(fā)來決定的。2)T觸發(fā)器，當(dāng)輸入端T的數(shù)據(jù)通過時鐘觸發(fā)時，T觸發(fā)器的輸出端的值就發(fā)生反轉(zhuǎn)。3)SR觸發(fā)器，它是另一種存儲元件，通過S端來置位或通過R端來復(fù)位(S和R輸入不能同時置為1)。4)JK觸發(fā)器，它跟SR型有點類似，它的J端和K端能夠同時置為1。2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.6觸發(fā)器電路與版圖（2）D觸發(fā)器電路圖由傳輸門和反相器構(gòu)成的D觸發(fā)器符號圖和電路圖如圖示。D觸發(fā)器是兩級主從觸發(fā)器電路，它由兩個基本鎖存器電路級聯(lián)而成。第一級（主）觸發(fā)器由脈沖信號（CP）驅(qū)動，CP是由輸入時鐘脈沖（CK）經(jīng)緩沖器后得到。第二級（從）觸發(fā)器由反相的脈沖信號（CPN）驅(qū)動。因此，主觸發(fā)器低電平敏感，而從觸發(fā)器高電平敏感。2024/1/15項目4數(shù)字單元版圖設(shè)計

任務(wù)4.6觸發(fā)器電路與版圖

DCKQQN0時鐘上升沿011時鐘上升沿10×0LastQLastQN×1LastQLastQN2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.6觸發(fā)器電路與版圖（3）RS觸發(fā)器電路圖最簡單的RS觸發(fā)器電路由四個CMOS雙輸入與非門組成。RS觸發(fā)器電路符號圖及電路結(jié)構(gòu)圖如圖示。此時，兩個輸入信號和CP信號均為高電平有效，即當(dāng)CP=“1”，S=“1”，R=“0”時，觸發(fā)器輸出Q被置位。同理，當(dāng)CP=“1”，S=“0”，R=“1”時，觸發(fā)器被復(fù)位。只要時鐘信號無效，即當(dāng)CP=“0”時，觸發(fā)器就保持其狀態(tài)。RS觸發(fā)器真值表如表示。RS觸發(fā)器還可以由與或非門或其它結(jié)構(gòu)構(gòu)成，所需晶體管數(shù)目要少一些。對于版圖的層次化設(shè)計，使用一個與非門電路結(jié)構(gòu)簡單些。SR工作狀態(tài)00保持1010置位0101復(fù)位1100無效ThankYou!2024/1/15李亮《集成電路版圖設(shè)計項目教程》2024/1/15二三2024/1/15項目4數(shù)字單元版圖設(shè)計四異或門/同或門電路與版圖五觸發(fā)器電路與版圖六標(biāo)準(zhǔn)單元版圖設(shè)計技術(shù)與準(zhǔn)則九SRAM電路與版圖八七與非門/或非門電路與版圖一復(fù)合邏輯門的版圖設(shè)計與或非門/或與非門電路與版圖傳輸門電路與版圖比較器電路與版圖2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.7比較器電路與版圖（1）比較器電路圖電壓比較器的電路如圖所示，采用動態(tài)鎖存結(jié)構(gòu)，比較速度快，電路直流功耗低。鎖存器的輸出只有半個周期，當(dāng)使能信號ENB為高電平時，比較鎖存結(jié)果，另半個周期即使能信號ENB為低電平時，輸出置位VDD。因此，用RS觸發(fā)器將比較結(jié)果穩(wěn)定在一個時鐘周期內(nèi)，便于信號處理，RS觸發(fā)器是由與非門實現(xiàn)。2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.7比較器電路與版圖（2）比較器版圖電壓比較器電路，電路由邏輯門RS觸發(fā)器和非標(biāo)準(zhǔn)單元CMOS晶體管構(gòu)成，在版圖設(shè)計的時候可以通過層次化設(shè)計。先設(shè)計好比較器輸入、鎖存器電路和時鐘控制版圖，可以按照標(biāo)準(zhǔn)單元版圖設(shè)計標(biāo)準(zhǔn)，設(shè)計的單元版圖高度一致，電源線和地線的寬度也保持一致。在插入以前做好的RS觸發(fā)器版圖，進(jìn)行層次化設(shè)計，合理布局布線完成版圖。ThankYou!2024/1/15李亮《集成電路版圖設(shè)計項目教程》2024/1/15二三2024/1/15項目4數(shù)字單元版圖設(shè)計四異或門/同或門電路與版圖五觸發(fā)器電路與版圖六比較器電路與版圖七標(biāo)準(zhǔn)單元版圖設(shè)計技術(shù)與準(zhǔn)則九八與非門/或非門電路與版圖一復(fù)合邏輯門的版圖設(shè)計與或非門/或與非門電路與版圖傳輸門電路與版圖SRAM電路與版圖2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.8SRAM電路與版圖（1）SRAM電路靜態(tài)隨機(jī)存儲器（SRAM）。存儲單元可以由多種形式組成，如六管、四管、一管等，其中六管式單元是目前最典型和常用的形式。這個基本的CMOS靜態(tài)隨機(jī)存儲器位單元包含四個NMOS和兩個PMOS，其中兩個NMOS晶體管M1、M2和PMOS晶體管M0、M3構(gòu)成兩個個交叉耦合的反向器，作為存儲單元。另外兩個NMOS晶體管M4、M5構(gòu)成傳輸門開關(guān)，作為數(shù)據(jù)存取控制，這樣組成一個六管式SRAM單元。開關(guān)晶體管M4、M5的柵連接字線、源或漏極連接互補(bǔ)的位線。2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.8SRAM電路與版圖（2）SRAM版圖SRAM版圖通常使用共字線式和分離字線式設(shè)計。在共用字線式結(jié)構(gòu)中，兩個傳輸晶體管的柵極通過同一根多晶硅條串接在一起；而在分離字線式結(jié)構(gòu)中，兩個傳輸晶體管的柵極為兩根相對獨立的多晶硅條，且均為直線段，易于工藝實現(xiàn)，只是在后段需使用金屬互聯(lián)層相聯(lián)在一起。本SRAM單元版圖設(shè)計使用共字線式，多晶硅字線沒有彎曲，它和存儲NMOS共用一個有源區(qū)。ThankYou!2024/1/15李亮《集成電路版圖設(shè)計項目教程》2024/1/15二三2024/1/15項目4數(shù)字單元版圖設(shè)計四異或門/同或門電路與版圖五觸發(fā)器電路與版圖六比較器電路與版圖七SRAM電路與版圖八九與非門/或非門電路與版圖一復(fù)合邏輯門的版圖設(shè)計與或非門/或與非門電路與版圖傳輸門電路與版圖標(biāo)準(zhǔn)單元版圖設(shè)計技術(shù)與準(zhǔn)則2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.9標(biāo)準(zhǔn)單元版圖設(shè)計技術(shù)與準(zhǔn)則

標(biāo)準(zhǔn)單元庫是構(gòu)建模塊的集合，標(biāo)準(zhǔn)單元庫具有通用設(shè)計技術(shù)和設(shè)計準(zhǔn)則。（1）單元版圖設(shè)計技術(shù)標(biāo)準(zhǔn)單元特性單元庫應(yīng)該符合制造工藝的要求和特征。通常，必須依據(jù)制造工藝庫中可用的布線層數(shù)來選擇標(biāo)準(zhǔn)單元的設(shè)計或結(jié)構(gòu)。在一些特定情況下，單元的設(shè)計還取決于所提供的金屬層的特性。標(biāo)準(zhǔn)單元庫電路設(shè)計相關(guān)特性：每個單元的功能、電學(xué)特性都要經(jīng)過測試、分析和說明。通常會先生產(chǎn)一塊測試芯片，然后通過芯片對每個單元的性能進(jìn)行分析。通過一個完整的特征工藝步驟來生成晶體管特性仿真模型，再通過庫特性分析工具使用這些模型建立每個單元的仿真模型。為每種單元類型設(shè)計多種扇出驅(qū)動強(qiáng)度。而且，不同的驅(qū)動強(qiáng)度都是基本尺寸或最小尺寸的倍數(shù)。2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.9標(biāo)準(zhǔn)單元版圖設(shè)計技術(shù)與準(zhǔn)則（1）單元版圖設(shè)計技術(shù)標(biāo)準(zhǔn)單元基本形狀相關(guān)特性：在標(biāo)準(zhǔn)單元版圖設(shè)計期間，用預(yù)先定義的模板建立單元。模板應(yīng)該包括單元的高度、阱的布局、NMOS晶體管、PMOS晶體管和一些要遵守的準(zhǔn)則。所有單元都是矩形的。對于特定的行或芯片區(qū)域，所有單元都是等高的，每個單元寬度可變。一個庫可能包含很多種標(biāo)準(zhǔn)單元的集合。例如，不同單元可用于邏輯、數(shù)據(jù)通道和I/O接口等。對整個庫來說，電源線要有預(yù)先定義的寬度和位置。在整個單元長度范圍內(nèi)，電源線的寬度總是一致的。單元接口相關(guān)特性：所有輸入、輸出端口都擁有預(yù)先定義的類型、層、位置、尺寸和接口點。單元接口設(shè)計可以共享一些連接。如，電源與晶體管源端連接可以共用。在一定的條件下，單元間可以共用襯底和阱接觸孔。沒有包含晶體管的單元，稱為填充單元。當(dāng)單元上沒有更多的布線資源時，可以將填充單元添加到單元間以允許連接。2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.9標(biāo)準(zhǔn)單元版圖設(shè)計技術(shù)與準(zhǔn)則（2）單元版圖晶體管設(shè)計準(zhǔn)則使用預(yù)先設(shè)定好的單元版圖模板來進(jìn)行PMOS和NMOS晶體管的布局，應(yīng)該預(yù)先規(guī)劃好單元版圖的結(jié)構(gòu)，并且模板將單元版圖規(guī)劃封裝起來。圖示為單元版圖布局模板。2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.9標(biāo)準(zhǔn)單元版圖設(shè)計技術(shù)與準(zhǔn)則（2）單元版圖晶體管設(shè)計準(zhǔn)則如果是大尺寸（寬度很大）的晶體管，使用叉指并聯(lián)結(jié)構(gòu)來實現(xiàn)大的晶體管的版圖設(shè)計。而且多晶柵是由單端驅(qū)動的，并且是有電阻的，如果使用叉指并聯(lián)結(jié)構(gòu)，可以減小柵電阻。共用電源節(jié)點以節(jié)省面積。電源共享可以節(jié)省相當(dāng)大的面積，單元電路里晶體管的源極一般有部分與電源相連，可以合并源極便于節(jié)省面積，使用同一個有源區(qū)同一排接觸孔。確定源極連接和漏極連接所需接觸孔的最小數(shù)目。通常情況下，單元版圖庫會在單元內(nèi)使用最小數(shù)目的接觸孔，但是對于某些高頻設(shè)計或者模擬部件而言，晶體管需充分的接觸，這時接觸孔越多越好。盡可能使用90°角的多邊形或矩形。大多數(shù)設(shè)計都采用這種方式，版圖設(shè)計過程也更易于實現(xiàn)。對于有版圖面積和性能嚴(yán)格約束的區(qū)域，應(yīng)該限制使用45°角版圖設(shè)計，這是因為這種設(shè)計的修改和維護(hù)相對困難。對阱和襯底的連接位置進(jìn)行規(guī)劃并使其標(biāo)準(zhǔn)化。一般N阱與電源（VDD）相連接，而P型襯底接地（GND）。2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.9標(biāo)準(zhǔn)單元版圖設(shè)計技術(shù)與準(zhǔn)則（2）單元版圖晶體管設(shè)計準(zhǔn)則避免“軟連接”節(jié)點。“軟連接”節(jié)點是指通過非布線層（比如有源區(qū)層和N阱層）進(jìn)行連接的節(jié)點，圖示。由于非布線層具有很高的阻抗，若因為疏忽而用這些層來進(jìn)行電氣連接，會導(dǎo)致電路性能變差。圖示左為N阱區(qū)軟連接，顯示了晶體管通過金屬布線與VDD進(jìn)行電氣連接，而與同一阱區(qū)內(nèi)另一個VDD沒有連接。圖示右為有源區(qū)軟連接，由于沒有用金屬布線完成晶體管漏區(qū)的連接，其中一個單獨的接觸孔無法起作用，因此在等效的版圖中將不存在這個接觸孔，其性能可能會受到損害。2024/1/15項目4數(shù)字單元版圖設(shè)計任務(wù)4.9標(biāo)準(zhǔn)單元版圖設(shè)計技術(shù)與準(zhǔn)則（3）單元版圖通用設(shè)計準(zhǔn)則對于復(fù)雜的邏輯電路進(jìn)行版圖設(shè)計，也應(yīng)該遵循一些通用準(zhǔn)則。1）電源線版圖設(shè)計準(zhǔn)則在開始進(jìn)行任何一個單元版圖設(shè)計之前，必須先確定電源線。電源線版圖設(shè)計的一些準(zhǔn)則如下：確定電源線線寬。先需要確定電源線是僅僅給單元內(nèi)部供電，還是需要為其它單元供電而作為芯片電源網(wǎng)格中的一部分，這個可以根據(jù)版圖規(guī)劃確定下來。然后利用不同分層的電阻率來確定合適的線寬。使用最底層金屬作為晶體管級單元