電子技術(shù)數(shù)字部分1

電子技術(shù)數(shù)字部分前進(jìn)緒論模擬部分?jǐn)?shù)字部分〔點(diǎn)擊進(jìn)入有關(guān)部分〕電子技術(shù)退出第二編數(shù)字部分返回第十章數(shù)字電路根底第十一章邏輯代數(shù)第十二章組合邏輯電路第十三章觸發(fā)器第十四章時(shí)序邏輯電路前進(jìn)第十五章脈沖電路第十六章數(shù)模與模數(shù)轉(zhuǎn)換退出第十章數(shù)字電路根底數(shù)字信號、計(jì)數(shù)制、邏輯關(guān)系、根本數(shù)字電路——邏輯門電路本章主要內(nèi)容：返回前進(jìn)10.1數(shù)字電路概述1．模擬信號與數(shù)字信號模擬信號是指模擬自然景象〔如溫度、光照等〕而得出的電流或電壓，普通是延續(xù)、平滑變化的信號，也能夠斷續(xù)變化，但任一時(shí)辰都有各種能夠的取值。在時(shí)間上和取值上都是斷續(xù)的，只需2個(gè)取值：高電平、低電平，分別用數(shù)字1、0表示。2．?dāng)?shù)字電路處置數(shù)字信號的電路叫數(shù)字電路，又叫邏輯電路。數(shù)字電路分為：〔邏輯〕門電路〔數(shù)字電路根本單元〕、組合〔邏輯〕電路、時(shí)序〔邏輯〕電路等。3．?dāng)?shù)字電路特點(diǎn)抗干擾性強(qiáng)、性能穩(wěn)定、速度快、精度高、易于集成、本錢低等。10.2數(shù)制與碼制1．十進(jìn)制〔decimalsystem〕由十個(gè)根本數(shù)碼0、1、2、3、4、5、6、7、8、9，恣意數(shù)字均由這十個(gè)根本數(shù)碼構(gòu)成。2．二進(jìn)制〔binarysystem〕由兩個(gè)根本數(shù)碼0、1，恣意數(shù)字均由這兩個(gè)根本數(shù)碼構(gòu)成。逢十進(jìn)一、借一當(dāng)十。逢二進(jìn)一、借一當(dāng)二。4．十進(jìn)制與二進(jìn)制的互換〔1〕二進(jìn)制轉(zhuǎn)換為十進(jìn)制〔數(shù)碼乘權(quán)相加〕整數(shù)轉(zhuǎn)換：小數(shù)轉(zhuǎn)換：〔(0.0101)2＝0×2-1=1×2-2+0×2-3+1×2-4＝(0.3125)10混合轉(zhuǎn)換〔整數(shù)部分和小數(shù)部分分別轉(zhuǎn)換〕(1011)2＝1×20+0×21+1×22+1×23＝(11)10(1011.0101)2＝(11.3125)10〔2〕十進(jìn)制轉(zhuǎn)換為二進(jìn)制①十進(jìn)制整數(shù)轉(zhuǎn)為二進(jìn)制整數(shù)〔11〕10＝〔1011〕2②十進(jìn)制小數(shù)轉(zhuǎn)為二進(jìn)制小數(shù)乘2取整、積為0止、高位陳列除2取余、商為0止、低位陳列〔0.11〕10＝〔0.75〕2留意，有乘不盡的情況。如〔0.3〕10≈〔0.010011…〕2③混合轉(zhuǎn)換：整數(shù)部分和小數(shù)部分分別轉(zhuǎn)換。5．其他進(jìn)制數(shù)〔1〕八進(jìn)制〔octal〕八個(gè)根本數(shù)碼：0、1…7，逢八進(jìn)一、借一當(dāng)八。〔5〕8＝〔757〕10 〔1688〕10＝〔3230〕8〔2〕十六進(jìn)制〔hexadecimal〕十六個(gè)根本數(shù)碼：0、1…9、A、B、C、D、E、F，逢十六進(jìn)一、借一當(dāng)十六。八進(jìn)制數(shù)與十進(jìn)制數(shù)之間的轉(zhuǎn)換類似于二進(jìn)制。十六進(jìn)制數(shù)與十進(jìn)制數(shù)之間的轉(zhuǎn)換類似于二進(jìn)制?！?ADF〕16＝〔20355807〕10 〔966922〕10＝〔BC10A〕16十六進(jìn)制數(shù)與二進(jìn)制之間轉(zhuǎn)換方法：十六進(jìn)制轉(zhuǎn)為二進(jìn)制——將每位十六進(jìn)制數(shù)均寫成4為二進(jìn)制數(shù)〔缺乏4位那么在前面補(bǔ)0〕。二進(jìn)制轉(zhuǎn)為十六進(jìn)制——從低位開場，每4位二進(jìn)制數(shù)變成1位十六進(jìn)制數(shù)〔高位缺乏4位那么按實(shí)踐大小轉(zhuǎn)換〕?！?01000110001010〕2＝〔518A〕16〔A3B90〕16＝〔10100011101110010000〕26．碼制〔1〕二進(jìn)制代碼〔binarycode〕將某種符號〔數(shù)字、字母、數(shù)學(xué)符號等〕用一串按一定規(guī)律陳列的二進(jìn)制數(shù)碼表示，這些二進(jìn)制數(shù)碼稱為二進(jìn)制代碼。〔2〕幾種BCD碼——二進(jìn)制代碼的十進(jìn)制數(shù)碼用4位二進(jìn)制碼表示十個(gè)十進(jìn)制數(shù)碼。數(shù)碼8421碼5421碼余3碼格雷碼00000000000110000100010001011000012001000100101001030011001101100100401000100011101015010101011000011060110011010010111701110111101010008100010111011100191001110011001010權(quán)84215421〔3〕ASCII代碼〔ASC——AmericanStandardCodeforInformationInterchange美國規(guī)范信息交換碼〕用8位二進(jìn)制數(shù)來表示256個(gè)計(jì)算機(jī)常用符號的代碼?！?0011110 ●——00000010 ◆——00011101 ＠——01000000 ＆——00100110 $——00100100 ∶——00111010 ］——011011101？——00111111≥——11110010 ±——11110001 ÷——11110110α——11100000 β——11100001 δ——111010110——00110000 1——00110001 2——00110010A——01000001 B——01000010 C——01000011a——01100001 b——01100010 c——01100011↑——00011000 §——00010101 ╠——11001100〔4〕補(bǔ)碼補(bǔ)碼的位數(shù)〔二進(jìn)制數(shù)碼個(gè)數(shù)〕由詳細(xì)系統(tǒng)來規(guī)定。下面以C言語規(guī)定為例闡明。整數(shù)〔int數(shù)——integer〕用16位二進(jìn)制補(bǔ)碼表示。其最高位是符號位——整數(shù)為0、負(fù)數(shù)為1。正數(shù)的補(bǔ)碼——二進(jìn)制方式的原碼〔十進(jìn)制數(shù)化為二進(jìn)制數(shù)〕。如29127：0111000111000111負(fù)數(shù)的補(bǔ)碼——絕對值的二進(jìn)制方式，按位取反加1。如-29127：絕對值方式0111000111000111，按位取反:1000111000111000，再加1:100011100011100110.3邏輯關(guān)系及邏輯門1．根本邏輯關(guān)系只需三種根本邏輯關(guān)系?！?〕與邏輯和與門只需決議事件的全部條件都具備〔成立〕時(shí)，事件才會發(fā)生，否那么時(shí)間就不會發(fā)生。即條件全為1時(shí)，事件為1，否那么〔只需有一個(gè)或一個(gè)以上條件為0〕，事件為0。①與邏輯關(guān)系將條件看作輸入信號，事件結(jié)果看作輸出信號，那么與邏輯關(guān)系用如下電路——與門電路來實(shí)現(xiàn)。②與邏輯電路〔與門〕及與邏輯符號輸入輸出之間全部的對應(yīng)取值。全1為1，否那么為0:③與邏輯真值表輸入信號輸出信號ABCY00000010010001101000101011001111Y=A·B·C=ABC④與邏輯表達(dá)式〔2〕或邏輯和或門決議事件的全部條件中只需有一個(gè)或一個(gè)以上條件具備〔成立〕時(shí)，事件就會發(fā)生，否那么〔條件全部不具備〕事件就不會發(fā)生。即只需有一個(gè)或一個(gè)以上條件為1時(shí)，事件為1，否那么〔條件為全0〕，事件為0。①與邏輯關(guān)系②或邏輯電路〔或門〕及或邏輯符號全0為0，否那么為1。③或邏輯真值表輸入信號輸出信號ABCY00000011010101111001101111011111Y=A+B+C④或邏輯表達(dá)式〔3〕非邏輯和非門否認(rèn)邏輯，條件滿足時(shí)間不發(fā)生，條件不滿足事件成立。Y=AAY01102．復(fù)合邏輯關(guān)系利用三種根本邏輯，可以組合成多種其他邏輯——稱為復(fù)合邏輯?！?〕與非邏輯幾個(gè)變量先進(jìn)展與運(yùn)算，再進(jìn)展非運(yùn)算。全1為0，否那么為1:輸入信號輸出信號ABCY00010011010101111001101111011110Y=ABC〔2〕或非邏輯幾個(gè)變量先進(jìn)展或運(yùn)算，再進(jìn)展非運(yùn)算。輸入信號輸出信號ABCY00010010010001101000101011001110全1為0，否那么為1:Y=ABC〔3〕異或邏輯兩個(gè)變量進(jìn)展如下圖運(yùn)算：2輸入、1輸出電路。輸入一樣，輸出為0，輸入相反，輸出為1Y=A⊕B=AB+ABABY000011101110〔4〕與或非邏輯兩組〔或多組〕輸入變量先分別相與，與的結(jié)果再相或，最后再非。Y=AB+CD〔5〕不同邏輯符號對比曾用符號通用符號國際符號與或非與非或非異或第十一章邏輯代數(shù)邏輯代數(shù)根本定律、邏輯函數(shù)化簡本章主要內(nèi)容：返回前進(jìn)11.1邏輯函數(shù)1．邏輯變量取值只能是1或0的〔兩值〕變量叫邏輯變量。分為輸入變量〔表示邏輯條件的量〕和輸出變量〔表示邏輯結(jié)果的量〕。邏輯變量普通用大寫字目表示，輸入變量常用A、B、C、D、E等表示，輸出變量常用Y、L、Z表示。2．邏輯函數(shù)邏輯函數(shù)即輸入變量和輸出變量之間的邏輯關(guān)系.不同的邏輯關(guān)系叫做不同的邏輯函數(shù)。3．邏輯函數(shù)的表示方法〔1〕邏輯式〔2〕真值表〔3〕邏輯圖：用各種邏輯符號聯(lián)接而成的電路圖?！?〕卡諾圖：卡諾〔美〕所發(fā)明的方格圖。4．函數(shù)各種表示方法之間的轉(zhuǎn)換〔1〕表達(dá)式→真值表方法——將輸入全部取值代入表達(dá)式，求出輸出，填入表格。〔2〕真值表→表達(dá)式方法——輸出為1的全部輸入量的組合與項(xiàng)相或。輸入組合與項(xiàng)寫法——輸入為1，寫成原變量方式；輸入為0，寫成反〔非〕變量方式。然后將這些單變量相與?！?〕邏輯圖→表達(dá)式方法——自輸入端開場，依次寫出每個(gè)門的輸出?！?〕表達(dá)式→邏輯圖方法——根據(jù)表達(dá)式的邏輯關(guān)系，選擇相應(yīng)的門，再將他們聯(lián)接成電路。11.2邏輯代數(shù)1．根本規(guī)律〔1〕0—1律A?0=0 A+1=1 A+0=A A?1=A〔2〕重疊律A?A=A A+A=A〔3〕互補(bǔ)律A?A=0 A+A=1〔4〕非非律A=A〔5〕交換律AB=BA A+B=B+A〔6〕結(jié)合律A〔BC〕=〔AB〕C A+(B+C)=(A+B)+C〔7〕分配律A(B+C)=AB+AC (A+B)(A+C)=A+BC〔8〕吸收律A+AB=A A(A+B)=A〔9〕反演律〔摩根定律〕AB=A+B A+B=AB2．常用公式〔3〕AB+AC+BC=AB+AC〔1〕AB+AB=A〔2〕A+AB=A+B〔4〕AB+AC+BCD=AB+AC3．根本規(guī)那么〔1〕代入規(guī)那么：將邏輯等式中某一變量用恣意函數(shù)式替代，等式仍成立。〔2〕反演規(guī)那么：對于任一函數(shù)式Y(jié)，將其中的與號換成或號、或號換成與號，原變量換成非變量、非變量換成原變量，1換成0、0換成1。由此得到的是原函數(shù)的反函數(shù)〔非函數(shù)〕〔3〕對偶規(guī)那么：將函數(shù)Y中的與號換成或號、或號換成與號，1換成0、0換成1。由此得到的是原函數(shù)式的對偶式〔對偶函數(shù)〕1．邏輯式的代數(shù)法化簡利用邏輯代數(shù)重的定律、公式進(jìn)展化簡。最多運(yùn)用的是利用A+A=1將兩項(xiàng)合并為一項(xiàng)。必要是利用摩根定律將長非號變成短非號。有時(shí)利用A+A=A補(bǔ)項(xiàng)。2．邏輯函數(shù)的卡諾圖化簡法將邏輯式轉(zhuǎn)變?yōu)榭ㄖZ圖，然后進(jìn)展化簡，最后再轉(zhuǎn)變成簡單的邏輯式。11.3邏輯函數(shù)化簡〔1〕邏輯函數(shù)的最小項(xiàng)在多變量函數(shù)的某項(xiàng)中，一切變量以原變量或非變量的方式出現(xiàn)，且僅出現(xiàn)一次，那么該項(xiàng)稱為邏輯函數(shù)的最小項(xiàng)。n變量函數(shù)有2n個(gè)最小項(xiàng)。最小項(xiàng)四種表示方式〔以三變量函數(shù)最小項(xiàng)為例〕：字母方式二進(jìn)制方式十進(jìn)制方式編號方式ABC0000m0ABC1015m5恣意兩個(gè)最小項(xiàng)之積等于0。全部最小項(xiàng)之和等于1。恣意函數(shù)均可寫成最小項(xiàng)之和的方式。如：Y=ABC+ABC+ABC =001+011+110=1+3+6=Σ(1，3，6)=m1+m3+m6非最小項(xiàng)化成最小項(xiàng)。方法是：假設(shè)某項(xiàng)短少X、Y、Z、…，就將該項(xiàng)乘上(X+X)(Y+Y)(Z+Z)…，乘開整理即可。〔2〕卡諾圖卡諾圖是一種填有函數(shù)最小項(xiàng)的方格圖，n變量卡諾圖具有2n個(gè)填有函數(shù)最小項(xiàng)的方格，方格中的最小項(xiàng)必需滿足相鄰原那么：相鄰方格中的最小項(xiàng)，只需一個(gè)變量互為反變量。規(guī)定同一行或同一列兩端方格是相鄰項(xiàng)。幾種卡諾圖：三變量卡諾圖四變量卡諾圖〔3〕邏輯函數(shù)卡諾圖首先將邏輯式寫成最小項(xiàng)方式，然后在卡諾圖中和這些最小項(xiàng)對應(yīng)方格中填1，其他方格中填0或空方格不填。由此得到邏輯函數(shù)的卡諾圖表示方式。〔4〕邏輯函數(shù)的卡諾圖化簡①

將邏輯式化成最小項(xiàng)方式；②化出其卡諾圖；③畫圈圈2n個(gè)相鄰1方格；④一切1方格必需分別用不同的圈圈住，包括單個(gè)獨(dú)立的1方格。；⑤每個(gè)圈盡能夠大，圈中可包括已用過的1方格，但至少要有1個(gè)新的1方格；⑥每個(gè)圈代表化簡后的1項(xiàng)，其中要消去該圈中數(shù)值發(fā)生變化的變量〔2n個(gè)相鄰1方格圈要消去n個(gè)變量〕，剩余變量相乘即為該化簡項(xiàng)；⑦諸化簡項(xiàng)相加既是化簡后的表達(dá)式。卡諾圖化簡舉例例1Y〔A，B，C〕=ABC+ABC+ABC+ABC卡諾圖如右，化簡結(jié)果為：Y=AB+BC+AC例2Y〔A,B,C,D〕=Σ〔0,1,2,3,5,7,8,9,10,11,13,15〕卡諾圖如右，化簡結(jié)果為：Y=B+D〔5〕具有無關(guān)項(xiàng)函數(shù)的化簡在函數(shù)中，有些項(xiàng)可有可無，并不影響函數(shù)值，稱他們?yōu)闊o關(guān)項(xiàng)。在卡諾圖中，用符號×表示無關(guān)項(xiàng)?；啎r(shí)，將它們當(dāng)作1方格對待，可使結(jié)果更為簡單。例2Y(A,B,C,D)=Σ(3，5，7),無關(guān)項(xiàng)Σd(10,11,12,13,14,15)利用無關(guān)項(xiàng)Y=BD+CD不利用無關(guān)項(xiàng)Y=ABD+BCD第十二章組合邏輯電路組合邏輯電路的分析、設(shè)計(jì)本章主要內(nèi)容：返回前進(jìn)12.1組合邏輯電路的設(shè)計(jì)1．設(shè)計(jì)步驟〔1〕根據(jù)邏輯要求列出真值表；〔2〕由真值表寫出表達(dá)式；〔3〕化簡表達(dá)式〔普通用卡諾圖法化簡〕；〔4〕得到邏輯圖。2．設(shè)計(jì)舉例某產(chǎn)品有A、B、C、D四種目的，其中A為主目的。當(dāng)包含A在內(nèi)的三項(xiàng)目的合格時(shí)，產(chǎn)品屬正品，否那么為廢品。設(shè)計(jì)產(chǎn)質(zhì)量量檢驗(yàn)器〔用與非門實(shí)現(xiàn)〕.用Y表示產(chǎn)品。A、B、C、D為1時(shí)表示合格，為0表示不合格。真值表如右：ABCDY00000000100010000110010000101001100011101000010010101001011111000110111110111111用卡諾圖化簡Y=ABD+ACD+ABC化成與非方式：Y=ABDACDABC作邏輯電路圖：12.2編碼器和譯碼器1．編碼器〔Coder〕將數(shù)字、字母、符號等轉(zhuǎn)換為二進(jìn)制代碼的電路。本節(jié)以十進(jìn)制數(shù)碼8421編碼器為例。電路構(gòu)成想象：電路由十個(gè)輸入端〔分別代表十個(gè)十進(jìn)制數(shù)碼〕、四個(gè)輸出端〔分別到表四位8421碼〕構(gòu)成。正常任務(wù)時(shí)，只能有一個(gè)輸入端輸入信號〔低電平〕，其他輸入端均無信號〔均為高電平〕，每次輸入都對應(yīng)一組輸出代碼。設(shè)輸入端為S0,S1,S2,S3,S4,S5,S6,S7,S8,S9,輸出端為D,C,B,A，控制標(biāo)志端S(S=1編碼、S=0不編碼)，那么真值表如下：S9S8S7S6S5S4S3S2S1S0DCBAS1111111111000000111111111000001111111111010001121111111011001013111111011100111411111011110100151111011111010116111001111101101711011111110111181011111111100019011111111110011求出表達(dá)式后，得到如下電路：集成編碼器〔以74147為例〕1、2、3、4、11、12、13為數(shù)碼輸入端〔低電平有效〕，6、7、9腳為編碼輸出端。5、14、15為控制端。2．譯碼器〔Encoder〕將編碼變成原始符號并顯示出來的電路。〔1〕顯示系統(tǒng)：真空數(shù)碼管、熒光數(shù)碼管、七段數(shù)碼管、點(diǎn)陣顯示等?！?〕七段數(shù)碼管由7個(gè)發(fā)光二極管構(gòu)成，靠控制各段發(fā)光來顯示數(shù)碼。7個(gè)發(fā)光二極管有共陰、共陽兩種解法。〔3〕8421BCD碼七段數(shù)碼顯示譯碼器真值表〔4〕8421BCD碼七段數(shù)碼顯示譯碼器表達(dá)式〔5〕8421BCD碼七段數(shù)碼顯示譯碼器電路圖集成譯碼器〔以74為例〕C、B、A為編碼輸入端，0、1、2、3、4、5、6、7為譯碼輸出端〔根據(jù)CBA的不同，某一輸出端為低電平〕，GA、GB、G1為控制端。12.3加法器1．半加器只思索加數(shù)，不思索來自低位進(jìn)位的一位二進(jìn)制數(shù)加法電路?！?〕真值表〔2〕表達(dá)式〔3〕邏輯圖Fi=Ai⊕BiCOi=AiBi2．全加器不僅思索加數(shù)，還思索了來自低位的進(jìn)位。〔1〕真值表〔2〕表達(dá)式〔3〕邏輯圖Fi=Ai⊕Bi⊕CiCOi=AiBi3．多位加法器由多個(gè)全加器銜接而成。以下圖為4位加法器4．4位集成加發(fā)器利用4位加法器實(shí)現(xiàn)8421碼和余3碼的相互轉(zhuǎn)換余3碼比8421碼多3，只需在8421碼上加上0011即是余3碼。而余3碼減去3既是8421碼。實(shí)踐是加上-3，即加上-3的補(bǔ)碼1101。12.4數(shù)據(jù)選擇器〔MUX〕數(shù)據(jù)選擇器是多輸入、單輸出電路，即同時(shí)有多個(gè)數(shù)據(jù)輸入，而電路只選擇其中一個(gè)數(shù)據(jù)輸出。其中，有2n個(gè)數(shù)據(jù)輸入，選擇控制端應(yīng)有n個(gè)〔n位〕。數(shù)據(jù)輸出只能有一個(gè)。以8選1MUX為例。1．集成8選1MUX其中，E=0任務(wù)、E=1不任務(wù)；D0——D7為數(shù)據(jù)輸入端、CBA為選擇控制端。或Y=m0D0+m1D1+m2D2+m3D3+m4D4+m5D5+m6D62．8選1MUX邏輯圖3．用MUX構(gòu)成邏輯函數(shù)由Y=∑〔miDi〕看出，適當(dāng)控制Di=1或0，可得到由假設(shè)干最小項(xiàng)組成的邏輯函數(shù)。例：Y=AB+AB+C化成最小項(xiàng)方式Y(jié)=∑(0,1,3,5,6,7)使D2=D4=0、D0=D1=D3=D5=D6=D7=1，那么Y=∑〔0，1，3，5，6，7〕12.5數(shù)值比較器1．一位數(shù)值比較器〔1〕真值表輸入輸出ABFA＞BFA＜BFA＝B00001010101010011001〔2〕表達(dá)式〔3〕邏輯電路FA＞B=ABFA＜B=ABFA＝B=AB+AB2．集成數(shù)值比較器其中，A3A2A1A0、B3B2B1B0分別為四位二進(jìn)制數(shù)。利用2個(gè)4位比較器可構(gòu)成1個(gè)8位比較器。3．比較器的擴(kuò)展其中，A7A6A5A4A3A2A1A0、B7B6B5B4B3B2B1B0分別為八位二進(jìn)制數(shù)。第十三章觸發(fā)器各種觸發(fā)器電路、符號及邏輯關(guān)系本章主要內(nèi)容：返回前進(jìn)13.1根本RS觸發(fā)器1．電路由兩只與非門構(gòu)成。電路及邏輯符號如圖這種電路任一時(shí)辰的輸出僅與當(dāng)時(shí)的輸入有關(guān)。2．邏輯功能〔任務(wù)情況〕由表達(dá)式及電路均可看出，無論觸發(fā)器原來處于什么形狀，如今立刻有:〔1〕R=1，S=0Q=1，Q=0——1態(tài)〔2〕R=0，S=1Q=0，Q=1——0態(tài)〔3〕R=1，S=1堅(jiān)持原形狀不變?！?〕R=0，S=0制止輸入！邏輯混亂。3．任務(wù)形狀表及簡單任務(wù)表RSQnQn+1說明0100置00110置01001置11011置11100不變1111不變000×禁止001×禁止RS狀態(tài)01010111不變11禁止4．任務(wù)波形舉例5．電路特點(diǎn)電路簡單，但形狀不易控制，變化無規(guī)律，還存在形狀不定情況。13.1根本RS觸發(fā)器1．電路由兩只與非門構(gòu)成。電路及邏輯符號如圖2．邏輯功能〔任務(wù)情況〕由表達(dá)式及電路均可看出，無論觸發(fā)器原來處于什么形狀，如今立刻有:〔1〕R=1，S=0Q=1，Q=0——1態(tài)〔2〕R=0，S=1Q=0，Q=1——0態(tài)〔3〕R=1，S=1堅(jiān)持原形狀不變。〔4〕R=0，S=0制止輸入！邏輯混亂。3．任務(wù)形狀表及簡單任務(wù)表RSQnQn+1說明0100置00110置01001置11011置11100不變1111不變000×禁止001×禁止RS狀態(tài)01010111不變00禁止4．任務(wù)波形舉例5．電路特點(diǎn)電路簡單，但形狀不易控制，變化無規(guī)律，還存在形狀不定情況。13.2同步RS觸發(fā)器1．電路由兩只與非門構(gòu)成。電路及邏輯符號如圖觸發(fā)器形狀受時(shí)鐘脈沖信號CP控制，變化有規(guī)律。2．邏輯功能〔任務(wù)情況〕〔1〕CP=0，那么Q′=Q′=1，形狀Q不變。〔2〕CP=1，形狀能夠變化。能否變化由R、S決議。SnRnQnQn+1說明0100置00110置01001置11011置10000不變0011不變110×禁止111×禁止RS狀態(tài)01110000不變11禁止3．特征方程特征方程：Qn+1=Sn+RnQn約束條件：SnRn=04．任務(wù)波形舉例5．形狀空翻空翻景象應(yīng)防止。6．電路特點(diǎn)電路較簡單，形狀易控制，變化有規(guī)律，但存在空翻景象及形狀不定情況。13.3主從RS觸發(fā)器1．電路利用兩個(gè)同步RS觸發(fā)器，一個(gè)作為主觸發(fā)器，另一個(gè)作為從觸發(fā)器。CP=1期間，主觸發(fā)器可以觸發(fā)翻轉(zhuǎn)，有確定的形狀。從觸發(fā)器堅(jiān)持形狀不變。從而觸發(fā)器形狀不變。不存在空翻問題。2．邏輯功能〔任務(wù)情況〕〔1〕在CP由0到1時(shí)辰〔CP后沿〕，從觸發(fā)器可以觸發(fā)翻轉(zhuǎn)，形狀由此時(shí)主觸發(fā)器形狀〔即此時(shí)的R、S〕決議,邏輯形狀與同步RS觸發(fā)器一樣。〔2〕CP=0期間，主觸發(fā)器堅(jiān)持形狀不變，從而觸發(fā)器也堅(jiān)持形狀不變。也不存在空翻問題。3．帶預(yù)置端主從RS觸發(fā)器3．帶預(yù)置端主從RS觸發(fā)器置0端Rd和置1端Sd，用于設(shè)置觸發(fā)器的初始形狀?！?〕置0：Rd=0,Sd=1〔利用低脈沖預(yù)置〕〔2〕置1：Rd=1,Sd=0〔利用低脈沖預(yù)置〕初始態(tài)置好后，預(yù)置端均應(yīng)堅(jiān)持高電平，否那么觸發(fā)器不斷處于預(yù)置的1態(tài)或0態(tài)而不能觸發(fā)任務(wù)。但仍存在形狀不定的問題。13.4主從JK觸發(fā)器2．邏輯功能〔任務(wù)情況〕CP=0形狀不變，CP=1形狀翻轉(zhuǎn)〔由此時(shí)J、K決議〕。電路屬后沿觸發(fā)。JK狀態(tài)01010100不變11翻轉(zhuǎn)處理了形狀不定景象。也有前沿翻轉(zhuǎn)的JK觸發(fā)器。3．任務(wù)波形舉例也有前沿翻轉(zhuǎn)的JK觸發(fā)器。13.5主從D觸發(fā)器屬前沿觸發(fā)任務(wù)方式。D狀態(tài)001113.6T觸發(fā)器有前沿、后沿兩種觸發(fā)任務(wù)方式。D狀態(tài)0不變1翻轉(zhuǎn)13.7幾種觸發(fā)器的轉(zhuǎn)換1.JK觸發(fā)器轉(zhuǎn)成D觸發(fā)器1.JK觸發(fā)器轉(zhuǎn)成T觸發(fā)器第十四章時(shí)序邏輯電路存放器、計(jì)數(shù)器等本章主要內(nèi)容：返回前進(jìn)14.1存放器〔Register〕用來存放數(shù)據(jù)。是計(jì)算機(jī)和其他數(shù)字系統(tǒng)中用來存放代碼或數(shù)據(jù)的部件。這種電路任一時(shí)辰的輸出不僅與當(dāng)時(shí)的輸入有關(guān)，還與電路的初始形狀有關(guān)。觸發(fā)器可存放1位二進(jìn)制數(shù)，存放器那么是將多個(gè)觸發(fā)器聯(lián)接起來，以存放多位二進(jìn)制數(shù)據(jù)。由于計(jì)算機(jī)等存儲器內(nèi)部存儲的都是一系列二進(jìn)制數(shù)——實(shí)為各種符號〔如字母、數(shù)字、漢字等〕的代碼。1．存放器的分類根據(jù)任務(wù)情況，分為數(shù)碼存放器和移位存放器兩大類。前者寫入數(shù)據(jù)時(shí)多位數(shù)據(jù)同時(shí)存入存放器，而后者那么可以一位一位存入，且數(shù)據(jù)可以左右挪動。存放器任務(wù)時(shí)，數(shù)據(jù)可以串行寫入〔輸入〕/并行寫入，串行讀出〔輸出〕/并行讀出。因此，存放器有并行輸入—并行輸出、并行輸入—串行輸出、串行輸入—并行輸出、串行輸入—串行輸出四種等任務(wù)方式。2．?dāng)?shù)碼存放器四位數(shù)碼存放器由四個(gè)D觸發(fā)器構(gòu)成〔也可由其他觸發(fā)器構(gòu)成〕。待存數(shù)據(jù)自A3A2A1A0端寫入，存放控制端的高脈沖控制存放器完成存放任務(wù)——單拍存放。新數(shù)據(jù)存放時(shí)。無論原存放器中能否存有數(shù)據(jù)，新數(shù)據(jù)均將其沖走。A3A2A1A0撤去后，數(shù)據(jù)仍存儲在存放器中，可由Q3Q2Q1Q0端讀出所存儲的數(shù)據(jù)。這種任務(wù)方式屬于并行輸入—并行輸出方式。4位集成存放器74LS175如下圖：3．移位存放器數(shù)據(jù)采用串行輸入，用4拍來存放?！?〕左移存放器首先清零。4位待存數(shù)據(jù)由“串行輸入〞端分別做4次單數(shù)據(jù)輸入，每次輸入進(jìn)展一次存放〔共來4個(gè)高脈沖〕，那么該數(shù)據(jù)向左挪動。共進(jìn)展4次移位存放〔數(shù)據(jù)向左挪動4次〕，完成4位數(shù)據(jù)的存放。任務(wù)波形圖：讀數(shù)時(shí)可采取并行輸出及串行輸出兩種方式?！?〕右移存放器將左移存放器反過來聯(lián)接即可。讀數(shù)時(shí)同樣可采取并行輸出及串行輸出兩種方式。〔3〕雙向移位存放器〔可逆移位存放器〕可方便地進(jìn)展左移、右移及數(shù)碼存放〔不移〕任務(wù)。S=0，為左移存放方式，S=1，為右移存放方式?！?〕循環(huán)存放器有時(shí)要求在移位過程中數(shù)據(jù)不要喪失，依然堅(jiān)持在存放器中，這只需將移位存放器最高位的輸出與最低位的輸入連起來即可，由此構(gòu)成循環(huán)存放器。利用4位存放器構(gòu)成8位、16為、32位存放器?！?〕存放器有關(guān)問題利用移位存放器還可實(shí)現(xiàn)二進(jìn)制數(shù)的乘除法運(yùn)算：左移一次就對所存儲數(shù)進(jìn)展了一次乘2運(yùn)算；右移一次就對所存儲數(shù)進(jìn)展了一次除2運(yùn)算；計(jì)算機(jī)存儲單元英文字母等256個(gè)常用字符，每個(gè)字符占用1B〔1個(gè)存儲單元——8位存放器〕，1個(gè)漢字占用2B。8位存放器是各種計(jì)算機(jī)存儲單元的一個(gè)根本單位——字節(jié)byte，也叫1個(gè)根本存儲單元。還有較大存儲單1byte=8bit1K(Kilo)=1024byte1M(Million)=1024K1G(Giga)=1024M注：1024=210 計(jì)算機(jī)內(nèi)部運(yùn)算計(jì)算機(jī)中的加、減、乘、除等運(yùn)算都是利用存放器、加法器等進(jìn)展的。如表示圖。其中，減法實(shí)踐上是補(bǔ)碼相加，而乘法那么是多次相加，除法那么是多次相減。14.2計(jì)數(shù)器計(jì)數(shù)器是可以記錄輸入時(shí)鐘脈沖的個(gè)數(shù)的電路。計(jì)數(shù)器不僅可以計(jì)數(shù)，還可以計(jì)時(shí)、分頻等。幾乎在一切數(shù)字電路中都要用到。計(jì)數(shù)器由假設(shè)干個(gè)觸發(fā)器〔多為JK觸發(fā)器〕構(gòu)成。1．計(jì)數(shù)器分類〔1〕按任務(wù)方式來分同步計(jì)數(shù)器：一切觸發(fā)器在時(shí)鐘脈沖作用下同時(shí)〔同步〕任務(wù)。異步計(jì)數(shù)器：一切觸發(fā)器在時(shí)鐘脈沖作用下不同時(shí)〔異步〕任務(wù)?！?〕按計(jì)數(shù)增減來分加〔法〕計(jì)數(shù)器：計(jì)數(shù)逐漸遞增。減〔法〕計(jì)數(shù)器：計(jì)數(shù)逐漸遞減。〔3〕按計(jì)數(shù)進(jìn)制來分二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器、其他進(jìn)制計(jì)數(shù)器。2．異步二進(jìn)制計(jì)數(shù)器〔模2n〕〔1〕異步二進(jìn)制加法計(jì)數(shù)器任務(wù)情況：J0=K0=1、CP0=N，J1=K1=1、CP1=Q0，J2=K2=1、CP2=Q1任務(wù)時(shí)首先必需清零。由于Ji=Ki=1，F(xiàn)Fi的形狀在CPi的每一個(gè)后沿均翻轉(zhuǎn)。首先FF0任務(wù)，之后FF0引起FF1任務(wù)，再之后FF1引起FF2任務(wù)，最后FF2引起FF3任務(wù)。屬異步任務(wù)方式。任務(wù)波形圖及任務(wù)形狀表0000100120103011410051016110711180009001NQ2Q1Q0該計(jì)數(shù)器只能計(jì)8〔23〕個(gè)數(shù)〔0——7〕，且計(jì)數(shù)按加法進(jìn)展。屬模2n計(jì)數(shù)器〔模8〕?！?〕異步二進(jìn)制減法計(jì)數(shù)器任務(wù)情況(任務(wù)時(shí)首先必需清零)任務(wù)波形圖及任務(wù)形狀表J0=K0=1,CP0=NJ1=K1=1,CP1=Q0J2=K2=1,CP2=Q10000111121103101410050116010700180009111NQ2Q1Q0該計(jì)數(shù)器只能計(jì)8個(gè)數(shù)〔模2n〕，且計(jì)數(shù)按減法進(jìn)展。〔3〕異步加減可逆計(jì)數(shù)器控制端X=0為減法計(jì)數(shù)、X=1為加法計(jì)數(shù)。3．同步模2n計(jì)數(shù)器〔1〕同步模8加法計(jì)數(shù)器J0=K0=1，CP0=N，J1=K1=Q0，CP1=N，J2=K2=Q0Q1，CP2=N，由于CP0=CP1=CP2=CP3=N，那么在計(jì)數(shù)脈沖N后沿，一切觸發(fā)器形狀均能夠翻轉(zhuǎn)，但FF0每次都要翻轉(zhuǎn)，F(xiàn)F1、FF2翻轉(zhuǎn)的條件是其一切低位觸發(fā)器的形狀均位1態(tài)〔Q=1〕，使得Ji=Ki=1?！?〕同步模8加法計(jì)數(shù)器任務(wù)波形圖及計(jì)數(shù)形狀表0000100120103011410051016110711180009001NQ2Q1Q0〔3〕同步加減可逆計(jì)數(shù)器0000111121103101410050116010700180009111NQ2Q1Q0〔2〕同步模8減法計(jì)數(shù)器X=1，為加法計(jì)數(shù)器，X=0，為減法計(jì)數(shù)器。4．模非2n計(jì)數(shù)器該計(jì)數(shù)器為同步模非2n〔模5〕加法計(jì)數(shù)器。NQ2Q1Q00000100120103011410050005．十進(jìn)制計(jì)數(shù)器也屬于模非2n計(jì)數(shù)器,不過所計(jì)數(shù)是10個(gè)8421BCD碼——故稱為十進(jìn)制計(jì)數(shù)器。〔1〕同步十進(jìn)制加計(jì)數(shù)器J0=K0=1J1=Q0Q3K1=Q0J2=K2=Q0Q1J3=Q0Q1Q2K3=Q0CP0=CP1=CP2=CP3=N那么，F(xiàn)F0在N后沿每次都翻轉(zhuǎn)，F(xiàn)F1在N的后沿受Q0Q3、Q0控制，F(xiàn)F2在N的后沿受Q0Q1控制，F(xiàn)F3在N的后沿受Q0Q1Q2、Q0控制。任務(wù)波形圖及計(jì)數(shù)形狀表00000NQ2Q2Q1Q0100012001030011401005010160110701118100091001100000110001FF0在N后沿每次都翻轉(zhuǎn)，F(xiàn)F1在Q0的后沿Q3=0時(shí)翻轉(zhuǎn)、Q3=1時(shí)形狀為0，F(xiàn)F2在Q1的后沿每次都翻轉(zhuǎn)，F(xiàn)F3在Q0的后沿Q1Q2=1時(shí)翻轉(zhuǎn)、Q1Q2=0時(shí)形狀為0。任務(wù)波形圖及計(jì)數(shù)形狀表與同步計(jì)數(shù)器一樣?！?〕異步十進(jìn)制加計(jì)數(shù)器6．集成計(jì)數(shù)器如下圖T4290芯片，運(yùn)用時(shí)將CP0作為時(shí)鐘端、CP1必需接Q0。最多可計(jì)10個(gè)數(shù)，并且，適當(dāng)控制置9端S91、S92和置0端R01、R02〔這4個(gè)端口不受時(shí)鐘的影響〕，可構(gòu)成模M≤10的計(jì)數(shù)器，而且，多個(gè)芯片相聯(lián)可構(gòu)成恣意進(jìn)制計(jì)數(shù)器?！?〕集成計(jì)數(shù)器T4290〔2〕用T4290構(gòu)成8進(jìn)制計(jì)數(shù)器〔3〕用T4290構(gòu)成60進(jìn)制計(jì)數(shù)器采用2片T4290相聯(lián)。個(gè)位聯(lián)成十進(jìn)制計(jì)數(shù)器，十位聯(lián)成六進(jìn)制計(jì)數(shù)器。第十五章脈沖電路脈沖概念、脈沖的變換、脈沖的產(chǎn)生本章主要內(nèi)容：返回前進(jìn)16.1脈沖概念脈沖信號是指既非直流又非正弦的信號。如矩形波、三角波、鋸齒波等。1.脈沖分類根據(jù)波形的不同，分為如下幾類：1.脈沖概念關(guān)于脈沖的幾個(gè)參數(shù)：脈沖幅度Um：電壓最大值上升時(shí)間〔前沿時(shí)間〕tr：由0.1Vm上升到0.9Vm所需的時(shí)間下降時(shí)間〔后沿時(shí)間〕tf：由0.9Vm下降到0.1Vm所需的時(shí)間脈沖寬度tw：前后沿0.5Vm之間的時(shí)間脈沖周期T：兩相鄰脈沖對應(yīng)點(diǎn)之間的時(shí)間占空比D：D=tw/T16.2脈沖變換利用矩形波變換得到尖波、三角波、鋸齒波等。1.RC微分電路構(gòu)成電路的條件是τ=RC很小，普通τ＜(1/5——1/10)tμ即可。利用電容的充放電過程，可將矩形脈沖變換為尖脈沖。電路中，UO=Ui-UC，任務(wù)過程如下圖。2.RC積分電路條件是τ=RC很大，普通τ＞10tμ即可。可將矩形脈沖變換為鋸齒脈沖。電路中，Vo=VC，任務(wù)過程如下圖。3.限幅〔削波〕電路利用〔理想〕二極管的單導(dǎo)游電性，將波形的恣意部分削去，使波形限制在一定的范圍內(nèi)〔保管需求的部分波形〕?！?〕單向限幅——上限幅〔1〕單向限幅——下限幅〔2〕雙向限幅4.嵌位電路利用電容的充放電原理，將周期性變化波形的頂部或底部堅(jiān)持在某一確定的直流電平上。〔1〕頂部嵌位在0電平〔2〕頂部嵌位在E0電平〔3〕頂部嵌位在－E0電平16.3脈沖的產(chǎn)生1.多諧振蕩器無需外加觸發(fā)信號，能周期性自動翻轉(zhuǎn)、產(chǎn)生一定幅值、一定周期的矩形