數(shù)值的機(jī)器運(yùn)算

第4章數(shù)值的機(jī)器運(yùn)算基本算數(shù)運(yùn)算的實(shí)現(xiàn)4.1定點(diǎn)加減運(yùn)算4.2帶符號(hào)數(shù)的移位和舍入操作4.3定點(diǎn)乘法運(yùn)算4.4定點(diǎn)除法運(yùn)算4.5規(guī)格化浮點(diǎn)運(yùn)算4.6十進(jìn)制整數(shù)的加法運(yùn)算4.7邏輯運(yùn)算與實(shí)現(xiàn)4.8運(yùn)算器的基本組成4.94.1基本算數(shù)運(yùn)算的實(shí)現(xiàn)加法器進(jìn)位的產(chǎn)生和傳遞并行加法器的快速進(jìn)位4.1.14.1.24.1.34.1.1加法器加法器是由全加器再配以其他必要的邏輯電路組成的。1．全加器全加器（FA）是最基本的加法單元，它有3個(gè)輸入量：操作數(shù)A?和B?,低位傳進(jìn)來(lái)的進(jìn)位C?-1。兩個(gè)輸出量：本位和S?,向高位的進(jìn)位C?。全加器的邏輯框圖如圖4-1所示，其真值表如表4-1所示。根據(jù)真值表，可得到全加器的邏輯表達(dá)式：Si=Ai⊕Bi⊕Ci-1Ci=AiBi+(Ai⊕Bi)Ci-1圖4-1全加器邏輯圖框圖表4-1全加器真值表2．串行加法器與并行加法器加法器有串行和并行之分。在串行加法器中，只有一個(gè)全加器，數(shù)據(jù)逐位串行送入加法器進(jìn)行運(yùn)算；并行加法器則由多個(gè)全加器組成，其位數(shù)的多少取決于機(jī)器的字長(zhǎng)，數(shù)據(jù)的各位同時(shí)運(yùn)算。串行加法器如圖4-2所示。圖中FA是全加器，A、B是兩個(gè)具有右移功能的寄存器，C為進(jìn)位觸發(fā)器。由移位寄存器從低位到高位逐位串行提供操作數(shù)相加。如果操作數(shù)長(zhǎng)n位，加法就要分n次進(jìn)行，每次產(chǎn)生一位和，并行地送回A寄存器。進(jìn)位觸發(fā)器用來(lái)寄存進(jìn)位信號(hào)，以便參與下一次的運(yùn)算。串行加法器具有器件少、成本低的優(yōu)點(diǎn)，但運(yùn)輸速度太慢，所以除了某些低速的專用運(yùn)算器外很少采用。并行加法器可同時(shí)對(duì)數(shù)據(jù)的各位相加，但存在著一個(gè)加法的最長(zhǎng)運(yùn)算時(shí)間問(wèn)題。這是因?yàn)殡m然操作數(shù)的各位是同時(shí)提供的，但運(yùn)算所產(chǎn)生的進(jìn)位會(huì)影響高位的運(yùn)算結(jié)果。例如：11.....11和00.....01相加，最低位運(yùn)算所產(chǎn)生的進(jìn)位將逐位影響至最高位，因此，并行加法器的最長(zhǎng)運(yùn)算時(shí)間主要是由進(jìn)位信號(hào)的傳遞時(shí)間決定的而每個(gè)全加器本身的求和延遲只是次要因素，很明顯，提高并行加法器速度的關(guān)鍵是盡量加快進(jìn)位和傳遞的速度。圖4-2串行加法器4.1.2進(jìn)位的產(chǎn)生和傳遞并行加法器中的每一個(gè)全加器都有一個(gè)從低位送進(jìn)來(lái)的進(jìn)位輸入和一個(gè)傳送給高位的進(jìn)位輸出。通常將傳遞進(jìn)位信號(hào)的邏輯線路連接起來(lái)構(gòu)成的進(jìn)位網(wǎng)絡(luò)稱為進(jìn)位鏈。每一位的進(jìn)位表達(dá)為：Ci=AiBi+(Ai⊕Bi)Ci-1其中，“A?B?”取決于本位參加運(yùn)算的兩個(gè)數(shù)，而與低進(jìn)位無(wú)關(guān)，因此稱A?B?為進(jìn)位產(chǎn)生函數(shù)(本次進(jìn)位產(chǎn)生)，用G?表示，其含義是：若本位的兩個(gè)輸入均為1，必然要向高位產(chǎn)生進(jìn)位。“（A?+B?）C?-1”則不但與本位的兩個(gè)數(shù)有關(guān)，還依賴于低位送來(lái)的進(jìn)位，因此稱A?+B?為進(jìn)位傳遞函數(shù)（低位進(jìn)位傳遞），用P?表示，其含義是：當(dāng)兩個(gè)輸入中有一個(gè)為1，低位傳來(lái)的進(jìn)位的進(jìn)位C?-1將向更高位傳送，所以進(jìn)位表達(dá)示又可以寫(xiě)成：Ci=Gi+PiCi把n個(gè)全加器串接起來(lái)，就可以進(jìn)行兩個(gè)n位數(shù)的相加。這種加法器稱為穿行進(jìn)位的并行加法器。4.1.3并行加法器的快速進(jìn)位2.分組并行進(jìn)位方式實(shí)際上，通常采用分組并行進(jìn)位方式。這種進(jìn)位方式是把n位字長(zhǎng)分為若干小組，在組內(nèi)各位之間實(shí)行并行快遞進(jìn)位，在組間既可以采用串行進(jìn)位方式，也可以采用并快速進(jìn)位方式，因此有兩種情況。(1)單級(jí)先進(jìn)位方式（組內(nèi)并行、組間串行）以16位加法器為例，可分為四組，每組四位。第一小組組內(nèi)的進(jìn)位邏輯函數(shù)C、C、C、C的表達(dá)式與前述相同，C1——C4信號(hào)時(shí)同時(shí)產(chǎn)生的，實(shí)現(xiàn)上述進(jìn)位邏輯函數(shù)的電路稱之為4位先行進(jìn)位電路，其延遲時(shí)間是2ty。

利用這種4位的CLA電路及進(jìn)位產(chǎn)生/傳遞電路和求和電路可以構(gòu)成4位的CLA加法器。用4個(gè)這樣的CLA加法器，很容易構(gòu)成16位的單級(jí)先行進(jìn)位加法器。（2）多級(jí)先行進(jìn)位方式（組內(nèi)并行、組間并行）在單級(jí)先行進(jìn)位電路中，進(jìn)位的延遲時(shí)間是和組數(shù)成正比的，組數(shù)越多，進(jìn)位的延遲時(shí)間久越長(zhǎng)，因此當(dāng)加法器的字長(zhǎng)較長(zhǎng)（n>=16）時(shí)，為了加快進(jìn)位傳遞時(shí)間，就有必要采用多級(jí)先行進(jìn)位方式。4.2定點(diǎn)加減運(yùn)算4.2.1原碼加減運(yùn)算4.2.2補(bǔ)碼加減運(yùn)算4.2.3補(bǔ)碼的溢出判斷與檢測(cè)方法4.2.4補(bǔ)碼定點(diǎn)加減運(yùn)算的實(shí)現(xiàn)

4.2.1原碼加減運(yùn)算4.2.2補(bǔ)碼加減運(yùn)算3.補(bǔ)碼加減運(yùn)算規(guī)則補(bǔ)碼加減運(yùn)算規(guī)則如下：①參加運(yùn)算的兩個(gè)操作數(shù)均用補(bǔ)碼表示。②符號(hào)位作為數(shù)的一部分參加運(yùn)算。③若做加法，則兩個(gè)直接相加，若做減法，則將被減數(shù)與減數(shù)的機(jī)器負(fù)數(shù)相加。④運(yùn)算結(jié)果仍用補(bǔ)碼表示。4.2.3補(bǔ)碼的溢出判斷與檢測(cè)方法1.溢出的產(chǎn)生在補(bǔ)碼加減運(yùn)算中，有時(shí)會(huì)遇到這樣的情況：兩個(gè)正數(shù)相加，而結(jié)果的符號(hào)位卻為1（結(jié)果為負(fù)）；兩個(gè)負(fù)數(shù)相加，而結(jié)果的符號(hào)位卻為0（結(jié)果為正）。2.溢出檢測(cè)方法

假設(shè)，被操作數(shù)為：[X]補(bǔ)=Xs,X1,X2...Xn

操作數(shù)為：[Y]補(bǔ)=Ys,Y1,Y2...Yn

其和（差）為：[S]補(bǔ)=Ss,S1,S2...Sn（1）采用一個(gè)符號(hào)位（2）采用進(jìn)位位（3）采用變形補(bǔ)碼（雙符號(hào)位補(bǔ)碼）4.2.4補(bǔ)碼定點(diǎn)加減運(yùn)算的實(shí)現(xiàn)實(shí)現(xiàn)補(bǔ)碼加減運(yùn)算的邏輯電路如圖4-8所示。圖4-8中F代表一個(gè)多為的并行加法器，其功能是：接受參加運(yùn)算的兩個(gè)數(shù)，進(jìn)行加法運(yùn)算，并在輸出端給出本次運(yùn)算結(jié)果。X和Y時(shí)兩個(gè)寄存器，用來(lái)存放參加運(yùn)算的數(shù)據(jù)，寄存器X同時(shí)還用來(lái)保存運(yùn)算結(jié)果。門(mén)A、B、C分別是字級(jí)的與門(mén)和與或門(mén)，門(mén)A用來(lái)控制把寄存器X各位的輸出送到加法器F的左輸入端，其控制信號(hào)為X→F；門(mén)C用來(lái)控制把加法器F各位的運(yùn)算結(jié)果送回寄存器X，其控制信號(hào)為F→X；門(mén)B則通過(guò)兩個(gè)不同的控制信號(hào)Y→F和→F,分別實(shí)現(xiàn)把寄存器Y各位的內(nèi)容（即各觸發(fā)器的Q端）送加法器F，或?qū)崿F(xiàn)把寄存器Y各位的內(nèi)容取反后（即各觸發(fā)器的端）送加法器F。加法器F最低位還有一個(gè)進(jìn)位控制信號(hào)1→F。CPx是寄存器X的打入脈沖。若要實(shí)現(xiàn)補(bǔ)碼加法，則需要給出X→F、Y→F和F→X3個(gè)控制信號(hào)，同時(shí)打開(kāi)門(mén)A、門(mén)B和門(mén)C，把寄存器X和寄存器Y的內(nèi)容送入加法器的兩個(gè)輸入端進(jìn)行加法運(yùn)算并把結(jié)果送回，最后打入脈沖CPx打入寄存器X。減法與加法的不同之處在于，加法使用Y→F控制信號(hào)，減法使用→F和1→F控制信號(hào)，其余控制信號(hào)相同。4.3帶符號(hào)數(shù)的移位和舍入操作4.3.1帶符號(hào)數(shù)的移位操作4.3.2帶符號(hào)數(shù)的舍入操作在計(jì)算機(jī)中，實(shí)現(xiàn)乘除運(yùn)算的方案通常有3種：⑴軟件實(shí)現(xiàn)。在低檔微機(jī)中無(wú)乘除運(yùn)算指令，只能用乘法和除法子程序來(lái)實(shí)現(xiàn)乘除運(yùn)算。⑵在原有實(shí)現(xiàn)加減運(yùn)算的運(yùn)算器基礎(chǔ)上增加一些邏輯線路，使乘除運(yùn)算變換成加減和移位操作。在機(jī)器中設(shè)有乘除指令。⑶設(shè)置專用的乘、除法器，機(jī)器中設(shè)有相應(yīng)的乘除指令。不管采用什么方案實(shí)現(xiàn)乘除法，基本原理是相同的。如果采用第⑵種方案，則必然會(huì)涉及到移位操作。4.3.1帶符號(hào)數(shù)的移位操作4.3.2帶符號(hào)數(shù)的舍入操作在算數(shù)右移時(shí)受到硬件的限制，，由于運(yùn)算結(jié)果有可能處理需要舍去一定的尾數(shù)，這會(huì)造成一些誤差。為了縮小誤差，就要進(jìn)行舍入。假定經(jīng)過(guò)運(yùn)算后的數(shù)共有p+q位現(xiàn)僅允許保留前p位。舍入方法有很多種，常見(jiàn)的舍入方法有:（1）恒舍(切斷)。這是一種最容易實(shí)現(xiàn)的舍入方法，無(wú)論多余部分q位為何代碼，一律舍去，保留部分的p位不做任何改變。（2）馮.諾依曼舍入法。這種舍入法又稱為恒置1法，即不論多余部分q為何代碼，都將保留部分p位的最低位置1。（3）下設(shè)上入法。下設(shè)上入就是0舍1入，相當(dāng)于十進(jìn)制中的四舍五入，用將要舍去的q位的最高位作為判斷標(biāo)志，以決定保留是否加1.如該位為0，則舍去整個(gè)q位（相當(dāng)于恒舍）；如該位為1，則在保留的p位的最低位上加1。（4）查表舍入法。查表舍入法又稱ROM舍入法，因?yàn)樗肦OM來(lái)存放舍入處理表，每次經(jīng)查表來(lái)讀得相應(yīng)的處理結(jié)果。4.4定點(diǎn)乘法運(yùn)算

4.4.1原碼一位乘法 4.4.2補(bǔ)碼一位乘法4.4.3補(bǔ)碼兩位乘法4.4.4陳列乘法器4.4.1原碼一位乘法

2.原碼一位乘法運(yùn)算的實(shí)現(xiàn)實(shí)現(xiàn)源碼一位乘法運(yùn)算器框如圖4-12所示。圖中A、B是n+2位的寄存器，C是n位的寄存器，A寄存器和C寄存器是級(jí)聯(lián)在一起的，它們都具有右移一位的功能，在右移控制信號(hào)的作用下，A寄存器最低一位的值將移入C寄存器的最高位。C寄存器的最低位的值作為字級(jí)與門(mén)的控制信號(hào)，以控制加被乘數(shù)還是被乘數(shù)（即加0）。C寄存器中的乘數(shù)在逐次右移過(guò)程中將逐步丟失，取而代之的是乘積的最低部分。原碼一位乘法運(yùn)算器電路中除去3個(gè)寄存器外，還需要一個(gè)n+2位的加法器、一個(gè)計(jì)數(shù)器、n+2個(gè)與門(mén)（控制是否被乘數(shù)）和一個(gè)異或門(mén)(處理符號(hào)位)。4.4.2補(bǔ)碼一位乘法4.4.3補(bǔ)碼兩位乘法至此，介紹了原碼、補(bǔ)碼一位乘法和補(bǔ)碼兩位乘法，對(duì)于初學(xué)者來(lái)說(shuō)，往往會(huì)在運(yùn)算次數(shù)、符號(hào)位取多少位、符號(hào)位是否參加運(yùn)算等問(wèn)題上出錯(cuò)，為了幫助大家記憶，特將這3種乘法運(yùn)算的上述問(wèn)題統(tǒng)一列于表4-5中。4.4.4陳列乘法器4.5定點(diǎn)除法運(yùn)算

4.5.1原碼除法運(yùn)算4.5.2補(bǔ)碼除數(shù)運(yùn)算4.5.3陣列除法器4.5.1原碼除法運(yùn)算手工計(jì)算的規(guī)則是：首先判斷被除數(shù)和除數(shù)的大小，若除數(shù)小雨或等于被除數(shù)的最高幾位，就將該位商上“1”，并從被除數(shù)中減除數(shù)，得到新的余數(shù)；若除數(shù)大于被除數(shù)，就將該為商上“0”，被除數(shù)不變。然后，將被除數(shù)的下一位挪下來(lái)或在部分余數(shù)的最低位補(bǔ)“0”，再與除數(shù)進(jìn)行比較，直至除盡或得到的商的位數(shù)滿足要求為止。比較法類似于手工運(yùn)算，只是為了便于機(jī)器操作，將除數(shù)右移該為部分余數(shù)左移，每一位的上商直接寫(xiě)到寄存器的最低位。設(shè)A寄存器中存放被除數(shù)，B寄存器中存放除數(shù)，C寄存器用來(lái)存放商Q，若A>=B,則上商1，并減除數(shù)；若A<B，則上商0，比較過(guò)程的流程如圖4-16（a）所示。比較法需要設(shè)置比較線路，從而增加了硬件的代價(jià)。（2）恢復(fù)余數(shù)法恢復(fù)余數(shù)法是直接作減法試探方法，不管被除數(shù)減除數(shù)是否夠減，都一律先做減法。若部分余數(shù)為正，表示夠減，該位商上“1”；若部分余數(shù)為負(fù)，表示不夠減，該位商上“0”，并要恢復(fù)余數(shù)?；謴?fù)余數(shù)過(guò)程的流程如圖4-16（b）所示。由于部分余數(shù)的正、負(fù)是根據(jù)不同的操作數(shù)組合隨機(jī)出現(xiàn)的，恢復(fù)除數(shù)法會(huì)使得除法運(yùn)算的實(shí)際操作次數(shù)不固定，從而導(dǎo)致控制電路比較復(fù)雜。而且在恢復(fù)余數(shù)時(shí)，要多作一次加法，降低了除法的執(zhí)行速度。因此，原碼恢復(fù)余數(shù)法在計(jì)算機(jī)中一般很少采用。3．原碼加減交替除法的實(shí)現(xiàn)實(shí)現(xiàn)原碼加減交替法的運(yùn)算器框如圖4-18所示，A、B寄存器長(zhǎng)n+2個(gè)與或門(mén)、一個(gè)計(jì)算器和一個(gè)異或門(mén)。其中，A寄存器和C寄存器是級(jí)聯(lián)在一起的，它們都具有左移控制信號(hào)的作用下，C寄存器最高位的值將移入A寄存器的最低位。A寄存器中的初值是被除數(shù)，但在運(yùn)算過(guò)程中將變?yōu)椴糠钟鄶?shù)。C寄存器的最低位用來(lái)保存每次得到的商值，此商值同時(shí)也作為下一次操作是做加法還是做減法的控制信號(hào)。4.5.2補(bǔ)碼除數(shù)運(yùn)算被除數(shù)和除數(shù)都用補(bǔ)碼表示，符號(hào)位參加運(yùn)算，商和余數(shù)也用補(bǔ)碼表示，運(yùn)算時(shí)應(yīng)考慮以下問(wèn)題：1.夠減的判斷參加運(yùn)算的兩個(gè)數(shù)符號(hào)任意，當(dāng)被除數(shù)（或部分除數(shù)）的絕對(duì)值大于或等于除數(shù)的絕對(duì)值時(shí)，稱為夠減；反之稱為不夠減。為了判斷是否夠減，當(dāng)兩數(shù)同號(hào)時(shí)，實(shí)際應(yīng)作減法；兩數(shù)異號(hào)時(shí)，實(shí)際應(yīng)作加法。判斷的方法和結(jié)果如下：當(dāng)被除數(shù)（或部分余數(shù)）與除數(shù)同號(hào)時(shí)，如果得到的新部分余數(shù)與除數(shù)同號(hào)，表示夠減，否則為不夠減；當(dāng)被除數(shù)（或部分余數(shù)）與除數(shù)異號(hào)時(shí)，如果得到的新部分余數(shù)與除數(shù)同號(hào)，表示夠減，否則為不夠減。2.上商規(guī)則補(bǔ)碼除法運(yùn)算的商也是用補(bǔ)碼表示的，上商的規(guī)則是：如果[X]補(bǔ)和[Y]補(bǔ)同號(hào)，則商為正數(shù)，夠減時(shí)上商“1”，不夠減時(shí)上商“0”；如果[X]補(bǔ)和[Y]補(bǔ)異號(hào)，則商為負(fù)數(shù)，夠減時(shí)上商“0”，不夠減時(shí)上商“1”。將上商規(guī)則與夠減的判斷結(jié)合起來(lái)，可得到商的確定方法，如表4-6所示。[X]補(bǔ)和[Y]補(bǔ)商[ri]補(bǔ)和[Y]補(bǔ)上商同號(hào)正同號(hào)，表示夠減1異號(hào)，表示不夠減0異號(hào)負(fù)異號(hào)，表示夠減0同號(hào)，表示不夠減1表4-6商的確定3.商符的確定商符是在求商的過(guò)程中自動(dòng)形成的，按補(bǔ)碼上商規(guī)則，第一次得出的商，就是實(shí)際應(yīng)得的商符。為了防止溢出，必須有|X|<|Y|，所以第一次肯定不夠減。當(dāng)被除數(shù)與除數(shù)同號(hào)時(shí)，部分余數(shù)與除數(shù)必然異號(hào)，商上“0”，恰好與商符一致;當(dāng)被除數(shù)與除數(shù)異號(hào)時(shí)，部分余數(shù)與除數(shù)必然同號(hào)，商上“0”，也恰好就是商的符號(hào)。4.求新部分余數(shù)表4-7補(bǔ)碼加減交替法規(guī)則[X]補(bǔ)和[Y]補(bǔ)第一次操作[ri]補(bǔ)和[Y]補(bǔ)上商下一次操作同號(hào)[X]補(bǔ)-[Y]補(bǔ)同號(hào)，表示夠減1[ri+1]補(bǔ)=2[ri]補(bǔ)-[Y]補(bǔ)異號(hào)，表示不夠減0[ri+1]補(bǔ)=2[ri]補(bǔ)+[Y]補(bǔ)異號(hào)[X]補(bǔ)+[Y]補(bǔ)同號(hào)，表示不夠減1[ri+1]補(bǔ)=2[ri]補(bǔ)-[Y]補(bǔ)異號(hào)，表示夠減0[ri+1]補(bǔ)=2[ri]補(bǔ)+[Y]補(bǔ)4.5.3陣列除法器4.6規(guī)格化浮點(diǎn)運(yùn)算

4.6.1浮點(diǎn)加減運(yùn)算4.6.2浮點(diǎn)乘除運(yùn)算 4.6.3浮點(diǎn)運(yùn)算器的實(shí)現(xiàn) 4.6.1浮點(diǎn)加減運(yùn)算4.6.2浮點(diǎn)乘除運(yùn)算4.6.3浮點(diǎn)運(yùn)算器的實(shí)現(xiàn)由于浮點(diǎn)運(yùn)算分成階碼和尾數(shù)兩部分，因此，浮點(diǎn)運(yùn)算器的實(shí)現(xiàn)比定點(diǎn)運(yùn)算器復(fù)雜得多。分析上述的浮點(diǎn)四則運(yùn)算可以發(fā)現(xiàn)，對(duì)于浮點(diǎn)階碼只有加減運(yùn)算，尾數(shù)則有加、減、乘、除四種運(yùn)算?？梢?jiàn)浮點(diǎn)運(yùn)算器主要由兩個(gè)定點(diǎn)運(yùn)算部件組成，一個(gè)是階碼運(yùn)算部件，用來(lái)完成階碼加、減，以及控制對(duì)階時(shí)小階的尾數(shù)右移次數(shù)和規(guī)格化時(shí)對(duì)階碼的調(diào)整；另一個(gè)是尾數(shù)運(yùn)算部件，用來(lái)完成尾數(shù)的四則運(yùn)算以及判斷尾數(shù)是否已規(guī)格化。此外，還需要有溢出判斷電路等?，F(xiàn)代計(jì)算機(jī)可把浮點(diǎn)運(yùn)算部件做成任選件，或稱為協(xié)處理器。所謂協(xié)處理器是因?yàn)樗荒軈f(xié)助主處理器工作，不能單獨(dú)工作。4.7十進(jìn)制整數(shù)的加法運(yùn)算4.7.1一位十進(jìn)制加法運(yùn)算

4.7.2十進(jìn)制加法器

4.7.3多位十進(jìn)制加法

4.7.1一位十進(jìn)制加法運(yùn)算1.8421