基于FPGA的導(dǎo)航衛(wèi)星失聯(lián)下高精度守時(shí)方法研究

基于FPGA的導(dǎo)航衛(wèi)星失聯(lián)下高精度守時(shí)方法研究*

王軍，王磊，何昕（1.蘇州科技學(xué)院，江蘇蘇州215009；2.中國(guó)科學(xué)院長(zhǎng)春光學(xué)精密機(jī)械與物理研究所，長(zhǎng)春130033）?基于FPGA的導(dǎo)航衛(wèi)星失聯(lián)下高精度守時(shí)方法研究*王軍1，2，王磊1*，何昕2（1.蘇州科技學(xué)院，江蘇蘇州215009；2.中國(guó)科學(xué)院長(zhǎng)春光學(xué)精密機(jī)械與物理研究所，長(zhǎng)春130033）Summary：針對(duì)授時(shí)系統(tǒng)導(dǎo)航衛(wèi)星失聯(lián)問(wèn)題，提出一種基于現(xiàn)場(chǎng)可編程門陣列（FPGA）的高精度守時(shí)方法。以統(tǒng)計(jì)學(xué)和概率論為基礎(chǔ)，統(tǒng)計(jì)10min內(nèi)標(biāo)準(zhǔn)秒脈沖信號(hào)每個(gè)周期下授時(shí)系統(tǒng)恒溫晶振所產(chǎn)生脈沖數(shù)值的均值和動(dòng)態(tài)方差。當(dāng)授時(shí)系統(tǒng)導(dǎo)航衛(wèi)星失聯(lián)，系統(tǒng)根據(jù)均值和方差動(dòng)態(tài)設(shè)置系統(tǒng)晶振脈沖計(jì)數(shù)閾值從而模擬產(chǎn)生高精度秒脈沖信號(hào)，消除晶振累積誤差。實(shí)驗(yàn)結(jié)果表明，1h內(nèi)授時(shí)系統(tǒng)守時(shí)誤差小于250ns，可滿足授時(shí)系統(tǒng)在電力、靶場(chǎng)等系統(tǒng)中的守時(shí)要求。Key：導(dǎo)航衛(wèi)星失聯(lián)；守時(shí)；FPGA；高精度項(xiàng)目來(lái)源：國(guó)家自然科學(xué)基金項(xiàng)目（61472267）高精度授時(shí)系統(tǒng)被廣泛用于衛(wèi)星導(dǎo)航、電力同步采樣系統(tǒng)中。起初高精度授時(shí)系統(tǒng)在導(dǎo)航衛(wèi)星失聯(lián)下，由于恒溫晶振實(shí)際值與標(biāo)稱值存在誤差，所以1h守時(shí)誤差可達(dá)到幾微秒。近些年，部分學(xué)者提出統(tǒng)計(jì)每分鐘標(biāo)準(zhǔn)秒脈沖信號(hào)下授時(shí)晶振產(chǎn)生的總脈沖數(shù)的方法來(lái)修正導(dǎo)航衛(wèi)星失聯(lián)后授時(shí)系統(tǒng)的守時(shí)誤差［2］。但此方法精確度取決于航衛(wèi)星失聯(lián)前1min的晶振計(jì)數(shù)模塊記錄的脈沖數(shù)值，因而靈活性低且并未從根本上消除累積誤差帶來(lái)的影響。針對(duì)現(xiàn)有技術(shù)的不足，本文提出一種以統(tǒng)計(jì)學(xué)和概率論為基礎(chǔ)消除累積誤差的高精度守時(shí)方法。1守時(shí)總體方案守時(shí)方案設(shè)計(jì)了5個(gè)模塊：導(dǎo)航衛(wèi)星信號(hào)接收模塊、時(shí)間解碼模塊、晶振計(jì)數(shù)模塊、模擬秒脈沖產(chǎn)生模塊、顯示模塊。守時(shí)方案框圖如圖1所示。由導(dǎo)航衛(wèi)星信號(hào)接收模塊接收衛(wèi)星信號(hào)，輸出標(biāo)準(zhǔn)s脈沖和時(shí)間碼至FPGA時(shí)間解碼模塊，F(xiàn)PGA解出時(shí)間信息并根據(jù)通訊協(xié)議發(fā)送給顯示模塊［3-7］。晶振輸出脈沖至FPGA，晶振計(jì)數(shù)模塊計(jì)錄標(biāo)準(zhǔn)秒脈沖每個(gè)周期內(nèi)晶振脈沖數(shù)［8］。當(dāng)記錄時(shí)間達(dá)到10min，計(jì)算這組數(shù)據(jù)的均值和方差［1］。導(dǎo)航衛(wèi)星失聯(lián)后，根據(jù)前10min計(jì)算的均值和方差動(dòng)態(tài)設(shè)置晶振計(jì)數(shù)模塊的脈沖產(chǎn)生計(jì)數(shù)閾值以產(chǎn)生高精度的模擬s脈沖。圖1守時(shí)總體方案框圖2守時(shí)硬件設(shè)計(jì)FPGA采用Altera公司CycloneⅡ系列中的EP2C8T144C8N，該芯片具有144個(gè)IO端口、36個(gè)RAM塊、2個(gè)PLL鎖相環(huán)、18個(gè)嵌入式乘法器、4種配置方式和AS、JTAG下載調(diào)試接口。EP2C8T144C8N擁有豐富的資源且編程靈活，使得該芯片作為系統(tǒng)主控芯片［9-11］。導(dǎo)航衛(wèi)星信號(hào)接收模塊采用MHKJ-1612為主芯片，其能提供精確的授時(shí)服務(wù)。通過(guò)使用量化誤差信息去補(bǔ)償時(shí)間脈沖中的顆粒誤差，導(dǎo)航衛(wèi)星信號(hào)接收?？炷軌蚺渲幂敵鰰r(shí)間脈沖頻率，授時(shí)精度可高達(dá)15ns。即使設(shè)備在有遮擋物的情況下保證有一顆衛(wèi)星正常連接，芯片就能輸出準(zhǔn)確的時(shí)間信息。導(dǎo)航衛(wèi)星信號(hào)接收模塊與FPGA采用串口通信，有多種波特率可供選擇。系統(tǒng)晶振采用恒溫晶振，頻率穩(wěn)定度可以達(dá)到正負(fù)0.2×10-6。消耗電流一般300mA~2A，主要應(yīng)用于衛(wèi)星，通訊基站等。守時(shí)部分硬件連接圖如圖2所示。圖2守時(shí)部分硬件連接示意圖3守時(shí)軟件設(shè)計(jì)3.1同步秒脈沖信號(hào)設(shè)計(jì)授時(shí)系統(tǒng)導(dǎo)航衛(wèi)星連接正常情況下，導(dǎo)航衛(wèi)星信號(hào)接收模塊接收到衛(wèi)星信號(hào)產(chǎn)生標(biāo)準(zhǔn)秒脈沖和時(shí)間碼，并發(fā)送給FPGA接收模塊。FPGA利用PLL鎖相環(huán)將50MHz恒溫晶振倍頻到200MHz，當(dāng)晶振計(jì)數(shù)模塊脈沖計(jì)數(shù)值達(dá)到閾值或標(biāo)準(zhǔn)秒脈沖信號(hào)上升沿到來(lái)，產(chǎn)生100ms高電平信號(hào)，隨后產(chǎn)生低電平信號(hào)。模擬s脈沖產(chǎn)生流程圖如圖3所示。圖3模擬秒脈沖產(chǎn)生流程圖3.2平均脈沖數(shù)及方差設(shè)計(jì)圖4平均1s晶振的脈沖數(shù)及方差產(chǎn)生的流程圖3.3導(dǎo)航衛(wèi)星失聯(lián)后的高精度秒脈沖產(chǎn)生設(shè)計(jì)導(dǎo)航衛(wèi)星失聯(lián)后，F(xiàn)PGA根據(jù)平均每秒內(nèi)晶振的脈沖數(shù)以及方差，求出+3s和-3s作為設(shè)定脈沖計(jì)數(shù)的兩個(gè)閾值BV1、BV2。在一個(gè)周期T內(nèi)，前T/2當(dāng)晶振脈沖計(jì)數(shù)達(dá)到BV1的時(shí)候，產(chǎn)生一個(gè)滯后模擬秒脈沖（與標(biāo)準(zhǔn)s脈沖秒頭相比）；后T/2當(dāng)晶振脈沖計(jì)數(shù)達(dá)到BV2的時(shí)候，產(chǎn)生一個(gè)超前模擬s脈沖。產(chǎn)生的模擬s脈沖秒頭在標(biāo)準(zhǔn)s脈沖左右有規(guī)律的晃動(dòng)從而消除累積誤差。導(dǎo)航衛(wèi)星失聯(lián)后的高精度s脈沖產(chǎn)生流程圖如圖5所示。圖5GPS失步后的高精度秒脈沖產(chǎn)生流程圖4實(shí)驗(yàn)結(jié)果分析為避免測(cè)試結(jié)果的偶然性，實(shí)驗(yàn)使用4套授時(shí)系統(tǒng)板，采用50MHz標(biāo)稱值的恒溫晶振，精度可達(dá)±0.2×10-6。先將恒溫晶振輸出的50MHz的脈沖信號(hào)倍頻到200MHz，然后統(tǒng)計(jì)標(biāo)準(zhǔn)s脈沖信號(hào)每個(gè)周期下授時(shí)系統(tǒng)恒溫晶振所產(chǎn)生的脈沖數(shù)值的均值和動(dòng)態(tài)方差。測(cè)試結(jié)果如表1所示。圖6均值隨時(shí)間變化折線圖圖7方差隨時(shí)間變化折線圖圖8守時(shí)誤差隨時(shí)間變化折線圖表1導(dǎo)航衛(wèi)星未失聯(lián)下每秒晶振脈沖數(shù)值的均值和方差導(dǎo)航衛(wèi)星失聯(lián)下，隨著時(shí)間的推移，測(cè)得的守時(shí)誤差如表2所示。表2導(dǎo)航衛(wèi)星失聯(lián)下守時(shí)誤差5結(jié)語(yǔ)本文通過(guò)統(tǒng)計(jì)10min內(nèi)標(biāo)準(zhǔn)秒脈沖每秒晶振脈沖數(shù)值的均值和動(dòng)態(tài)方差，動(dòng)態(tài)設(shè)置晶振計(jì)數(shù)模塊計(jì)數(shù)閾值以產(chǎn)生模擬秒脈沖，以達(dá)到高精度守時(shí)目的。從實(shí)驗(yàn)可知，秒脈沖在導(dǎo)航衛(wèi)星失聯(lián)1h內(nèi)，與標(biāo)準(zhǔn)秒脈沖相比秒頭誤差不超過(guò)250ns，符合電力、靶場(chǎng)等系統(tǒng)守時(shí)要求。Reference：［1］李玉峰，韓曉紅，劉洋，等.基于FPGA的高速數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)與性能分析［J］.電子器件，2012，35（6）：709-712.［2］楊永標(biāo)，楊曉渝，周捷.利用FPGA實(shí)現(xiàn)GPS失步下精確守時(shí)［J］.電力系統(tǒng)自動(dòng)化，2007，27（7）：109-112.［3］黃翔，江道灼.GPS同步時(shí)鐘的高精度守時(shí)方案［J］.電力系統(tǒng)自動(dòng)化，2010，34（18）：75-77.［4］李倩，戰(zhàn)興群，王立瑞，等.GPS/INS組合導(dǎo)航系統(tǒng)時(shí)間同步系統(tǒng)設(shè)計(jì)［J］.傳感技術(shù)學(xué)報(bào)，2009，12，22（12）：1752-1756.［5］魏豐，朱廣偉，王瑞清，等.一種GPS校準(zhǔn)的數(shù)字式高精度守時(shí)鐘［J］.儀器儀表學(xué)報(bào)，2011，4，32（4）：920-925.［6］王麗秋.基于LEA-5T的快速高精度授時(shí)系統(tǒng)［J］.現(xiàn)代電子技術(shù)，2012，21，35（21）：184-186.［7］趙東艷，原義棟，石磊，等.用于智能電網(wǎng)建設(shè)的北斗/GPS高精度授時(shí)方案關(guān)鍵技術(shù)［J］.電網(wǎng)技術(shù)，2013，9，37（9）：2621-2625.［8］梁軍，冉建華.基于單片機(jī)的秒脈沖誤差測(cè)量系統(tǒng)設(shè)計(jì)［J］.艦船電子工程，2010，30（4）：178-180.［9］張鵬，杜彬彬，任勇峰.基于FPGA的超聲數(shù)據(jù)采集裝置的設(shè)計(jì)與實(shí)現(xiàn)［J］.電子器件，2014，37（1）：81-84.［10］王劍.基于FPGA的高速多路同步數(shù)據(jù)采集系統(tǒng)［J］.科技視界，2013，27：42-43.［11］原魁，何文浩，肖晗.基于FPGA的嵌入式圖像處理系統(tǒng)設(shè)計(jì)［M］.北京：電子工業(yè)出版社，2013：77-97.王軍（1979-），男，漢族，江蘇蘇州人，蘇州科技學(xué)院電子學(xué)院，博士，主要研究方向?yàn)楣怆姕y(cè)控技術(shù)與儀器，wjyhl@126.com；王磊（1991-），男，漢族，江蘇鹽城人，蘇州科技學(xué)院電子學(xué)院，碩士，主要研究方向?yàn)橹悄苄畔⑻幚砑夹g(shù)，demowl@163.com。DistributedPilotPatternforUnderwaterAcousticCommunicationSystem*GUChen1，MENGQinggong1，SHUFeng1，2，3*，WANGJin1，XUYanqing1，QIANZhenyu1，WEIYuan1，LUJinhui1（1.SchoolofElectronicandOpticalEngineering，NanjingUniversityofScienceandTechnology，Nanjing210094，China；2.NationalMobileCommunicationsResearchLaboratory，SoutheastUniversity，Nanjing210096，China；3.MinisterialKeyLaboratoryofJGMT，NanjingUniversityofScienceandTechnology，Nanjing210094，China）Abstract：Infrequency-selectiveunderwateracousticchannelbasedonorthogonalfrequencydivisionmultiplexing（OFDM），conventionalpilotpatterncannotachieveabetterchannelestimationperformance.Toavoidthispoorsitu?ation，weproposedarandomdistributedpilotpattern，thispatterneffectivelyreducesthefrequencyselectivefadingimpactbyplacingpilotsymbolssuchthatdistancebetweenanytwoadjacentpilotsymbolbeinglargerthanorequaltocoherentbandwidth.Fromoursimulationresults，wefindtheproposeddistributedpilotpatternhasabetterbiter?rorrateperformancecomparedtoconventionalequi-spacedand