數(shù)電填空題知識點總結(jié)

數(shù)電填空題知識點總結(jié)1、邏輯代數(shù)有與、或和非三種基本運算。2、四個邏輯相鄰的最小項合并，可以消去__2________個因子；__2n_______個邏輯相鄰的最小項合并，可以消去n個因子。3、邏輯代數(shù)的三條重要規(guī)則是指反演規(guī)則、代入規(guī)則和對偶規(guī)則。4、n個變量的全部最小項相或值為1。6、在真值表、表達式和邏輯圖三種表示方法中，形式唯一的是真值表。8、真值表是一種以表格描述邏輯函數(shù)的方法。9、與最小項相鄰的最小項有AB’C’，ABC，A’BC’。10、一個邏輯函數(shù)，如果有個變量，則有2n個最小項。11、n個變量的卡諾圖是由2n個小方格構(gòu)成的。13、描述邏輯函數(shù)常有的方法是真值表、邏輯函數(shù)式和邏輯圖三種。14、相同變量構(gòu)成的兩個不同最小項相與結(jié)果為0。15、任意一個最小項，其相應變量有且只有一種取值使這個最小項的值為1。1．在數(shù)字電路中，三極管主要工作在和兩種穩(wěn)定狀態(tài)。飽和、截止2．二極管電路中，電平接近于零時稱為，電平接近于VCC是稱為。低電平、高電平3．TTL集成電路中，多發(fā)射極晶體管完成邏輯功能。與運算4．TTL與非門輸出高電平的典型值為，輸出低電平的典型值為。3.6V、0.2V5．與一般門電路相比，三態(tài)門電路中除了數(shù)據(jù)的輸入輸出端外，還增加了一個片選信號端，這個對芯片具有控制作用的端也常稱為。使能端6．或非門電路輸入都為邏輯1時，輸出為邏輯。07．電路如圖所示，其輸出端F的邏輯狀態(tài)為。18．與門的多余輸出端可，或門的多余輸出端可。與有用輸入端并聯(lián)或接高電平、與有用輸入端并聯(lián)或接低電平10．正邏輯的或非門電路等效于負邏輯的與非門電路。與非門11．三態(tài)門主要用于總線傳輸，既可用于單向傳輸，也可用于雙向傳輸。單向傳送、雙向傳送12．為保證TTL與非門輸出高電平，輸入電壓必須是低電平，規(guī)定其的最大值稱為開門電平。低電平、開門電平13．三態(tài)門中，除了高低電平兩種狀態(tài)外，還有第三種狀態(tài)，這第三種狀態(tài)稱為高阻態(tài)。高阻態(tài)14．作為邏輯取值的0和1，并不表示數(shù)值的大小，而是表示邏輯電路電平高與低兩個狀態(tài)。高、低15．數(shù)字電路中的邏輯狀態(tài)是由高、低電平來表示的。正邏輯規(guī)定用高電平表示邏輯1，用低電平1．消除或減弱組合電路中的競爭冒險，常用的方法是發(fā)現(xiàn)并消掉互補變量，增加__________，并在輸出端并聯(lián)。冗余項、濾波電容2．要擴展得到1個16-4線編碼器，需要片74LS148。23．在組合邏輯電路中，當一個輸入信號經(jīng)過多條路徑傳遞后到達某一邏輯門的輸入端時，會有時間先后，這一現(xiàn)象稱為_________，由此而產(chǎn)生輸出干擾脈沖的現(xiàn)象稱為。競爭、冒險4．所謂組合邏輯電路是指：在任何時刻，邏輯電路的輸出狀態(tài)只取決于電路各的組合，而與電路的無關(guān)。輸入狀態(tài)、原來的狀態(tài)5．組合邏輯電路由邏輯門電路組成，不包含任何，沒有能力。記憶元件、記憶6．常見的中規(guī)模組合邏輯器件有和等。編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器、加法器任選二個。7．加法器是一種最基本的算術(shù)運算電路，其中的半加器是只考慮本位兩個二進制數(shù)進行相加不考慮的加法器。低位向本位的進位8．全半加器既要考慮本位兩個二進制數(shù)進行相加，還要考慮的加法器。低位向本位的進位9．用全加器組成多位二進制數(shù)加法器時，加法器的進位方式通常有、、2種。串行進位、并行進位10．基本譯碼器電路除了完成譯碼功能外，還能實現(xiàn)和功能。邏輯函數(shù)發(fā)生、多路分配11．多路分配器可以直接用來實現(xiàn)。譯碼器12．與4位串行進位加法器比較，使用超前進位全加器的目的是。提高運算速度13．在分析門電路組成的組合邏輯電路時，一般需要先根據(jù)寫出邏輯表達式。邏輯電路圖14．數(shù)據(jù)選擇器的功能相當于多個輸入的數(shù)據(jù)數(shù)據(jù)開關(guān)，是指經(jīng)過選擇，把通道的數(shù)據(jù)傳送到的公共數(shù)據(jù)通道上去。多個、唯一15．數(shù)據(jù)分配器的功能相當于一個多輸出的數(shù)據(jù)開關(guān)，是將數(shù)據(jù)源來的數(shù)據(jù)根據(jù)需要，送到不同的通道上去。經(jīng)過選擇，把通道的數(shù)據(jù)傳送到的公共數(shù)據(jù)通道上去。一個、多個16．加法器的超前進位級聯(lián)方式，高位的運算不必等低位運算的結(jié)果，故提高了，但結(jié)構(gòu)比較。運算速度、復雜17．加法器串行進位的級聯(lián)方式由于結(jié)構(gòu)，主要用在數(shù)字設備中。簡單、低速來表示邏輯0。1，016．正邏輯的或門電路等效于負邏輯的與門電路。與門17．實現(xiàn)基本的邏輯運算的門電路主要有與門、或門、非門三種。與門、或門、非門18．三極管作為開關(guān)元件，主要工作在截止區(qū)和飽和區(qū)兩個區(qū)。截止區(qū)、飽和區(qū)19．正邏輯電路中，電平接近于零時稱為低電平，用數(shù)字0表示，電平接近于VCC稱為高電平，用數(shù)字1表示。0,120．負邏輯電路中，電平接近于零時稱為低電平，用數(shù)字1表示，電平接近于VCC稱為高電平，用數(shù)字0表示。1,021．異或門電路中，當兩個輸入端的輸入為01或10組合時，輸出為1。01、1022．同或門電路中，當兩個輸入端的輸入為11或00組合時，輸出為1。00、1123．數(shù)字電路中的邏輯狀態(tài)是由高、低電平來表示的。負邏輯規(guī)定用高電平表示邏輯0，用低電平來表示邏輯1。0，11．消除或減弱組合電路中的競爭冒險，常用的方法是發(fā)現(xiàn)并消掉互補變量，增加__________，并在輸出端并聯(lián)。冗余項、濾波電容2．要擴展得到1個16-4線編碼器，需要片74LS148。23．在組合邏輯電路中，當一個輸入信號經(jīng)過多條路徑傳遞后到達某一邏輯門的輸入端時，會有時間先后，這一現(xiàn)象稱為_________，由此而產(chǎn)生輸出干擾脈沖的現(xiàn)象稱為。競爭、冒險4．所謂組合邏輯電路是指：在任何時刻，邏輯電路的輸出狀態(tài)只取決于電路各的組合，而與電路的無關(guān)。輸入狀態(tài)、原來的狀態(tài)5．組合邏輯電路由邏輯門電路組成，不包含任何，沒有能力。記憶元件、記憶6．常見的中規(guī)模組合邏輯器件有和等。編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器、加法器任選二個。7．加法器是一種最基本的算術(shù)運算電路，其中的半加器是只考慮本位兩個二進制數(shù)進行相加不考慮的加法器。低位向本位的進位8．全半加器既要考慮本位兩個二進制數(shù)進行相加，還要考慮的加法器。低位向本位的進位9．用全加器組成多位二進制數(shù)加法器時，加法器的進位方式通常有、、2種。串行進位、并行進位10．基本譯碼器電路除了完成譯碼功能外，還能實現(xiàn)和功能。邏輯函數(shù)發(fā)生、多路分配11．多路分配器可以直接用來實現(xiàn)。譯碼器12．與4位串行進位加法器比較，使用超前進位全加器的目的是。提高運算速度13．在分析門電路組成的組合邏輯電路時，一般需要先根據(jù)寫出邏輯表達式。邏輯電路圖14．數(shù)據(jù)選擇器的功能相當于多個輸入的數(shù)據(jù)數(shù)據(jù)開關(guān)，是指經(jīng)過選擇，把通道的數(shù)據(jù)傳送到的公共數(shù)據(jù)通道上去。多個、唯一15．數(shù)據(jù)分配器的功能相當于一個多輸出的數(shù)據(jù)開關(guān)，是將數(shù)據(jù)源來的數(shù)據(jù)根據(jù)需要，送到不同的通道上去。經(jīng)過選擇，把通道的數(shù)據(jù)傳送到的公共數(shù)據(jù)通道上去。一個、多個16．加法器的超前進位級聯(lián)方式，高位的運算不必等低位運算的結(jié)果，故提高了，但結(jié)構(gòu)比較。運算速度、復雜17．加法器串行進位的級聯(lián)方式由于結(jié)構(gòu)，主要用在數(shù)字設備中。簡單、低速1、組合電路的基本單元是門電路，時序電路的基本單元是觸發(fā)器。//門電路，觸發(fā)器2、觸發(fā)器有2種穩(wěn)定狀態(tài)，在適當時鐘的作用下，觸發(fā)器可從一種穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)榱硪环N穩(wěn)定狀態(tài)。//觸發(fā)器有兩種穩(wěn)定狀態(tài)，在適當?shù)臅r鐘的作用下，觸發(fā)器可從一種穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)榱硪环N穩(wěn)定狀態(tài)。3、同步RS觸發(fā)器的特性方程中約束條件R·S=0，所以它的輸入信號不能同時為0。//同步RS觸發(fā)器的特性方程中的約束條件為RS=0，所以它的輸入信號不能同時為0；同步觸發(fā)器一般可用狀態(tài)轉(zhuǎn)化表、狀態(tài)轉(zhuǎn)換圖、狀態(tài)機流程圖、時序圖等方法描述。//同步觸發(fā)器一般可用狀態(tài)轉(zhuǎn)化表、狀態(tài)轉(zhuǎn)換圖、狀態(tài)機流程圖、時序圖等方法描述觸發(fā)器按邏輯功能可分為SR觸發(fā)器、JK觸發(fā)器、T觸發(fā)器、D觸發(fā)器4種最常用的觸發(fā)器。、//觸發(fā)器按邏輯功能可分為RS觸發(fā)器，JK觸發(fā)器，T觸發(fā)器、D觸發(fā)器四種最常用的觸發(fā)器。JK觸發(fā)器的特性方程為：Q*=JQ’+K’Q。7、D觸發(fā)器的特性方程為：Q*=D。8、時序電路可分為：同步時序電路和異步時序電路。//時序電路可以分為同步時序電路，和異步時序電路9、T觸發(fā)器的特性方程為：Q*=TQ’+T’Q。10、時序電路的輸出不僅僅與當前的輸入有關(guān)，還與以前的輸入有關(guān)。11、所謂同步時序電路，是指所有觸發(fā)器狀態(tài)的變化都是在同一時鐘信號的操作下同時發(fā)生的。//所謂同步時序電路，指所有的觸發(fā)器狀態(tài)的變化都是在同一時鐘信號的操作下同時發(fā)生的。12、RS觸發(fā)器的特性方程為：Q*=R+S’Q。13、既能進行遞增計數(shù)又能進行遞減計數(shù)的計數(shù)器稱為可逆計數(shù)器。14、從總體上看，時序電路由組合電路和存儲電路兩部分組成。15、若要構(gòu)成七進制計數(shù)器，最少用3個觸發(fā)器，它有個1無效狀態(tài)。16、計數(shù)器電路中，有效循環(huán)中的狀態(tài)稱為有效狀態(tài)；若無效狀態(tài)經(jīng)若干個CP脈沖后能回到有效循環(huán)中，稱其具有自啟動能力。17、4個觸發(fā)器構(gòu)成的計數(shù)器，其最大計數(shù)長度為24。18、所謂異步時序電路，是指觸發(fā)器狀態(tài)的改變不是同時發(fā)生的。19、寄存器可分為基本寄存器、移位寄存器。20、時序邏輯電路有狀態(tài)轉(zhuǎn)化表、狀態(tài)轉(zhuǎn)換圖、狀態(tài)機流程圖、時序圖四種描述方法。模擬開關(guān)、求和放大器組成。倒T形電阻網(wǎng)絡D/A轉(zhuǎn)換器主要由電阻網(wǎng)絡、模擬開關(guān)、求和放大器