讀出電路噪聲分析

讀出電路噪聲分析前言噪聲是制約紅外讀出電路性能的主要因素之一，它限制了探測(cè)器對(duì)微小電流的識(shí)別能力。讀出電路主要是由MOS管和與MOS工藝兼容的電容組成的，電容和MOS管都會(huì)產(chǎn)生噪聲，其中電容的噪聲是因?yàn)橹圃觳痪鶆蛩a(chǎn)生空間陣列噪聲，而MOS管的噪聲是由于其固有特性引起的，并且是讀出電路中主要的噪聲源。讀出電路的噪聲按產(chǎn)生機(jī)制來(lái)說(shuō)主要分為三大類(lèi)：一是器件固有的噪聲如熱噪聲和1/f噪聲以及散粒噪聲；二是由電路結(jié)構(gòu)和工作方式引起的噪聲，如KTC噪聲和襯底噪聲；三是制造誤差引起的空間噪聲，如固定圖形噪聲。為了了解噪聲的特性，需要對(duì)各種噪聲的產(chǎn)生原因進(jìn)行分析。1/f噪聲1/f噪聲又叫閃爍噪聲，是MOS管的一種固有噪聲。噪聲的產(chǎn)生原因是MOS管是表面型器件，襯底和二氧化硅的接觸面存在界面態(tài)和缺陷，由于這些界面態(tài)和缺陷能俘獲載流子，使得表面電荷產(chǎn)生起伏，從而在柵極產(chǎn)生噪聲電壓。1/f噪聲可以用串聯(lián)在柵極的電壓源來(lái)模擬，近似的噪聲電壓可以表示為：其中K是與工藝有關(guān)的參數(shù)，Cox是單位面積氧化層電容，W和L是MOS管寬度和有效長(zhǎng)度，f是頻率。由上式可以知道1/f噪聲與f成反比，故這種噪聲在低頻時(shí)比較突出，主要表現(xiàn)在20kHZ以下，所以1/f噪聲也稱(chēng)為低頻噪聲。從噪聲電壓與WL的反比關(guān)系可以看出，要減少1f噪聲的方法就是必須增加器件面積。PMOS晶體管輸送空穴是在“埋溝”中，也就是在距氧化物和硅界面有一定距離的地方，另一方面在CMOS電路中PMOS管的寬長(zhǎng)比一般比NMOS大，在采用工藝最短溝道長(zhǎng)度時(shí)，面積比NMOS管大，故PMOS晶體管的1/f噪聲比NMOS晶體管的低，所以，用PMOS晶體管來(lái)代替NMOS晶體管能降低電路的1/f噪聲。固定圖形噪聲（FPN）由于半導(dǎo)體材料和制造工藝等原因，讀出電路每個(gè)像素單元不可能完全一樣而會(huì)出現(xiàn)偏差，所以當(dāng)輸入相同的探測(cè)信號(hào)時(shí)，讀出的結(jié)果也會(huì)不一致，稱(chēng)這種陣列電路所特有的空間噪聲為固定圖形噪聲（FixedPatternNoise）。一般來(lái)說(shuō)，材料和制造工藝給像素電路帶來(lái)的偏差表現(xiàn)為相同MOS管尺寸的不一致以及相同尺寸MOS管閾值電壓的不同。前者的偏差對(duì)于目前的高精度集成電路加工工藝來(lái)說(shuō)，一般都比較小，其對(duì)噪聲的影響也不大。但是閾值電壓的偏差對(duì)于模擬電路性能的影響是比較嚴(yán)重的，尤其對(duì)于象紅外焦平面陣列讀出電路這樣的微弱模擬信號(hào)處理電路來(lái)說(shuō)更是如此。這是因?yàn)镸OS管閾值電壓的偏差可以1:1的轉(zhuǎn)化為Vgs的偏差，而Vgs又直接影響著MOS管的漏電流。在實(shí)際工作中，由閾值電壓偏差引入的空間噪聲比由入射輻射所輸出的信號(hào)要大數(shù)百倍甚至更大。這種因陣列的非均勻性引入的空間噪聲嚴(yán)重影響了焦平面陣列輸出信號(hào)的動(dòng)態(tài)范圍，成為制約紅外焦平面陣列提高性能的主要瓶頸之一。KTC噪聲讀出電路的另一種主要噪聲就是KTC噪聲，它是由MOS管和電容共同引起的。在讀出電路中，積分電容要通過(guò)復(fù)位管周期性的復(fù)位，當(dāng)復(fù)位管導(dǎo)通時(shí)，其溝道電阻會(huì)產(chǎn)生熱噪聲，其效果會(huì)傳輸?shù)诫娙萆先?，從而形成了KTC噪聲。其噪聲等效模型如圖1所示：圖1KTC噪聲等效模型圖中，VR是復(fù)位管溝道電阻熱噪聲電壓，R為MOS管溝道電阻，C為積分電容，可以得出從VR到Vout的傳輸函數(shù)為根據(jù)噪聲傳輸原理，輸出端噪聲平方電壓為輸出總的噪聲功率表為：由上式可以看出，KTC噪聲的大小與積分電容的大小成反比，因此增大積分電容可以減小KTC噪聲電壓。但積分電容增大又會(huì)增大電路的容性阻抗，使電路的充放電時(shí)間增加，從而降低了電路速度。同時(shí)需要指出的是，KTC噪聲本質(zhì)上是一種熱噪聲，是MOS管溝道載流子隨機(jī)運(yùn)動(dòng)產(chǎn)生的電壓波動(dòng)產(chǎn)生的，所以溫度越高，KTC噪聲越大。散粒噪聲散粒噪聲是和二極管或雙極晶體管的電流波動(dòng)聯(lián)系在一起的。當(dāng)載流子經(jīng)過(guò)一個(gè)耗盡區(qū)時(shí)產(chǎn)生的電流波動(dòng)便產(chǎn)生了噪聲。MOS管工作在亞閾值區(qū)時(shí)，也存在因此，必須要有電流和勢(shì)壘來(lái)產(chǎn)生散粒噪聲。散粒噪聲也建模為WGN（廣義的高斯噪聲），因?yàn)樗哂?均值，且具有非常寬的平帶譜密度。如下圖所示，散粒噪聲通常由與直流電流i并聯(lián)的一個(gè)電流源I(t)來(lái)表示，其譜密度正比于直流電流i。脈沖開(kāi)關(guān)噪聲讀出電路有很多MOS開(kāi)關(guān)，如行選管，復(fù)位管，以及列選管等。當(dāng)這些開(kāi)關(guān)開(kāi)啟和閉合時(shí)，會(huì)通過(guò)柵源或柵漏交疊電容將脈沖電平耦合到采樣電容上。如圖2所示圖2電荷注入效應(yīng)當(dāng)CK為高電平時(shí)，NMOS開(kāi)關(guān)溝道會(huì)形成電子反型層，當(dāng)開(kāi)關(guān)閉合時(shí)，漏極電荷會(huì)被Vin吸收，而源極電荷會(huì)疊加到電容CH上，在電容上形成一個(gè)高電平或者低電平跳變，從而引入了噪聲。減小這種噪聲的方法主要是采用互補(bǔ)開(kāi)關(guān)管如圖3所示，其原理是電子和空穴相互抵消，減小了電荷注入效應(yīng)。圖3互補(bǔ)開(kāi)關(guān)示意圖主要噪聲所占比例（參考）各種噪聲在讀出電路中占的比例是不同的，在不同頻率，占主導(dǎo)的噪聲類(lèi)型也會(huì)不同，并且不同結(jié)構(gòu)的讀出電路，各種噪聲的影響也會(huì)不同。因此文獻(xiàn)中一般只研究主要噪聲的原理和抑制方法，很少會(huì)研究不同噪聲的比重。文獻(xiàn)1通過(guò)頻譜分析發(fā)現(xiàn)，開(kāi)關(guān)脈沖噪聲主要表現(xiàn)在工作頻率和其2倍頻時(shí)，KTC噪聲主要表現(xiàn)在復(fù)位脈沖頻率和其2倍頻時(shí)，1/f噪聲主要表現(xiàn)在低于1KHZ時(shí)。下表是文獻(xiàn)對(duì)各種噪聲分析的MATLAB仿真結(jié)果。表1各種噪聲所占比重（參考）上表顯示，1/f噪聲占得比例最大，在室溫和低溫下都達(dá)到了90%以上，且KTC噪聲和脈沖開(kāi)關(guān)噪聲是第二個(gè)主要噪聲源。需要注意的是，表中數(shù)據(jù)只能作為參考，具體讀出電路的噪聲應(yīng)該具體分析。文獻(xiàn)2對(duì)讀出電路的噪聲進(jìn)行了頻域分析，如圖所示圖讀出電路的噪聲功率譜從圖中可以看出，在讀出電路的有效頻域內(nèi)，低頻時(shí)占主導(dǎo)的是1/f噪聲，高頻時(shí)，占主導(dǎo)的是KTC噪聲，且整個(gè)噪聲譜呈現(xiàn)低頻特性，即低頻時(shí)噪聲大。抑制噪聲的方法目前運(yùn)用最廣泛最成功的抑制噪聲的方法是采用相關(guān)雙取樣電路（CDS）。相關(guān)雙取樣的原理是利用了噪聲在時(shí)間上的相關(guān)性，即在很短間隔的兩個(gè)時(shí)間點(diǎn)，同一節(jié)點(diǎn)上噪聲的大小很接近。那么在同一節(jié)點(diǎn)上極短時(shí)間內(nèi)取樣兩次再進(jìn)行相減，噪聲就可以很大程度上減小。相關(guān)雙采樣技術(shù)能有效消除KTC噪聲，也能降低1/f噪聲和FPN噪聲?？梢宰C明，KTC噪聲的相關(guān)系數(shù)為式中τ為兩次采樣的時(shí)間間隔，Roff為電容節(jié)點(diǎn)處MOS管的截止電阻，C為電容。因此，通過(guò)相關(guān)雙采樣后的KTC噪聲為中我們可以看出，τ越小，RoffC越大，則兩次采樣間KTC噪聲的相關(guān)性越大，用CDS方法抑制噪聲的效果就越明顯。由公式（5－2）我們可以看出，由于τ（通常等于積分時(shí)間）的存在，KTC噪聲不可能完全消除，但是τ通常為100μs或更小量級(jí)，而RoffC在ms或s量級(jí)，故CDS技術(shù)能消除大部分KTC噪聲。典型的CDS電路相關(guān)雙取樣電路有很多種，下面介紹兩種最常見(jiàn)的電路。雙電容相關(guān)雙采樣結(jié)構(gòu)雙電容相關(guān)雙采樣結(jié)構(gòu)利用兩個(gè)電容在不同時(shí)間采樣，然后將采樣信號(hào)相減的原理，其結(jié)構(gòu)如圖所示圖3雙電容相關(guān)雙采樣的電路結(jié)構(gòu)圖3中SH1和SH2是采樣開(kāi)關(guān)，用MOS管實(shí)現(xiàn)，C1和C2為采樣電容，在極短時(shí)間內(nèi)進(jìn)行兩次采樣，然后經(jīng)過(guò)差分放大器實(shí)現(xiàn)信號(hào)相減，完成噪聲抑制的功能。DI型像素單元的雙電容CDS電路結(jié)構(gòu)如圖4所示：圖4DI型像素單元雙電容CDS電路結(jié)構(gòu)實(shí)例單電容相關(guān)雙采樣電路單電容相關(guān)雙采樣電路的原理是利用電容上的電荷不能突變和電荷守恒原理。其結(jié)構(gòu)圖5如下所示：圖5單電容CDS電路結(jié)構(gòu)首先對(duì)采樣電容記性復(fù)位，然后對(duì)采樣電容進(jìn)行積分，在積分時(shí)間結(jié)束時(shí)進(jìn)行一次采樣，此時(shí)K1和K2都閉合，所以V1（T1）=VRES-VINTV2（T1）=0緊接著開(kāi)關(guān)K2斷開(kāi)，對(duì)電容再次復(fù)位，設(shè)此時(shí)時(shí)間為T(mén)2，在T2時(shí)刻對(duì)電容采樣，根據(jù)電容上電荷不能突變以及電荷守恒可以得到V1（T2）=VRESC（V1（T2