四位二進(jìn)制加法計(jì)數(shù)器課程設(shè)計(jì)報(bào)告書

./成績(jī)?cè)u(píng)定表學(xué)生郝曉鵬班級(jí)學(xué)號(hào)1103060129專業(yè)通信工程課程設(shè)計(jì)題目四位二進(jìn)制加法計(jì)數(shù)器評(píng)語組長(zhǎng)簽字：成績(jī)?nèi)掌?0年月日課程設(shè)計(jì)任務(wù)書學(xué)院信息科學(xué)與工程學(xué)院專業(yè)通信工程學(xué)生郝曉鵬班級(jí)學(xué)號(hào)1103060129課程設(shè)計(jì)題目四位二進(jìn)制加法計(jì)數(shù)〔缺0010001111011110實(shí)踐教學(xué)要求與任務(wù):1、了解數(shù)字系統(tǒng)設(shè)計(jì)方法。2、熟悉VHDL語言及其仿真環(huán)境、下載方法。3、熟悉Multisim仿真環(huán)境。4、設(shè)計(jì)實(shí)現(xiàn)四位二進(jìn)制加計(jì)數(shù)〔缺0010001111011110工作計(jì)劃與進(jìn)度安排:第一周：熟悉Multisim及QuartusII環(huán)境,練習(xí)數(shù)字系統(tǒng)設(shè)計(jì)方法。包括采用觸發(fā)器設(shè)計(jì)和超高速硬件描述語言設(shè)計(jì),體會(huì)自上而下、自下而上設(shè)計(jì)方法的優(yōu)缺點(diǎn)第二周：1.在QuartusII環(huán)境中仿真實(shí)現(xiàn)四位二進(jìn)制加計(jì)數(shù)〔缺0100010110011010。2.在Multisim環(huán)境中仿真實(shí)現(xiàn)四位二進(jìn)制加計(jì)數(shù),缺〔0100010110011010,并通過虛擬儀器驗(yàn)證其正確性。指導(dǎo)教師：201年月日專業(yè)負(fù)責(zé)人：201年月日學(xué)院教學(xué)副院長(zhǎng)：201年月日摘要本文采用在MAXPLUSⅡ環(huán)境中用VHDL語言實(shí)現(xiàn)四位二進(jìn)制加法計(jì)數(shù)〔缺0010001111011110,在仿真器上顯示結(jié)果波形,并下載到目標(biāo)芯片上,在實(shí)驗(yàn)箱上觀察輸出結(jié)果。在Multisim環(huán)境中仿真實(shí)現(xiàn)四位二進(jìn)制加法計(jì)數(shù)器〔缺0010001111011110,并通過虛擬儀器驗(yàn)證其正確性。關(guān)鍵詞：MAXPLUSⅡ環(huán)境；VHDL語言；四位二進(jìn)制加計(jì)數(shù)；Multisim環(huán)境.目錄HYPERLINK一.課程設(shè)目的1HYPERLINK二.課設(shè)題目實(shí)現(xiàn)框圖 1 2三.實(shí)現(xiàn)過程 1HYPERLINK 3HYPERLINK1.VHDL 1 13HYPERLINK1.1建立工程 1 13HYPERLINK1.2VHDL源程序 63HYPERLINK1.3編譯及仿真過程 83HYPERLINK1.4引腳鎖定及下載 113HYPERLINK1.5仿真結(jié)果分析 113HYPERLINK2.電路設(shè)計(jì) 12 5HYPERLINK2.1設(shè)計(jì)原理 1232HYPERLINK.2基于Multisim的設(shè)計(jì)電路圖 143HYPERLINK2.3邏輯分析儀顯示的波形 153HYPERLINK2.4仿結(jié)果分析 153HYPERLINK四.設(shè)計(jì)體會(huì) 16 9五.HYPERLINK參考文獻(xiàn) 17 22.一課程設(shè)計(jì)目的〔1熟悉Multisim環(huán)境及QuartusⅡ環(huán)境,練習(xí)數(shù)字系統(tǒng)設(shè)計(jì)方法,包括采用觸發(fā)器設(shè)計(jì)和超高速硬件描述語言設(shè)計(jì),體會(huì)自上而下、自下而上設(shè)計(jì)方法的優(yōu)缺點(diǎn)。〔2在QuartusⅡ環(huán)境中用VHDL語言實(shí)現(xiàn)四位二進(jìn)制加計(jì)數(shù)器<缺0010001111011110>的建立,在仿真器上顯示結(jié)果波形,并下載到目標(biāo)芯片上,在實(shí)驗(yàn)箱上觀察輸出結(jié)果。〔3在Multisim環(huán)境中仿真實(shí)現(xiàn)四位二進(jìn)制加計(jì)數(shù)器<缺0010001111011110>的建立,并通過虛擬儀器驗(yàn)證其正確性。二課設(shè)題目實(shí)現(xiàn)框圖在本課程設(shè)計(jì)中,四位二進(jìn)制加計(jì)數(shù)用四個(gè)CP下降沿觸發(fā)的JK觸發(fā)器實(shí)現(xiàn),其中有相應(yīng)的跳變,即跳過了0010001111011110四個(gè)狀態(tài),這在狀態(tài)轉(zhuǎn)換圖中可以清晰地顯示出來。圖2狀態(tài)轉(zhuǎn)換圖三實(shí)現(xiàn)過程1.VHDL1.1建立工程啟動(dòng)QUARTUS后的界面如圖3-1所示,首先需要?jiǎng)?chuàng)建一個(gè)工程,具體操作過程如下：圖3-1 QUARTUS軟件的啟動(dòng)界面點(diǎn)擊File–>NewProjectWizard創(chuàng)建一個(gè)新工程,系統(tǒng)顯示如圖3-2；圖3-2工程創(chuàng)建向?qū)У膯⑹柬?〔2點(diǎn)擊Next,為工程選擇存儲(chǔ)目錄、工程名稱、頂層實(shí)體名等,如圖3-3所示；圖3-3輸入工程名稱、存儲(chǔ)目錄〔3點(diǎn)擊Next,若目錄不存在,系統(tǒng)可能提示創(chuàng)建新目錄,如圖3-4所示,點(diǎn)擊"是"按鈕創(chuàng)建新目錄,系統(tǒng)顯示如圖3-5所示；圖3-4提示是否創(chuàng)建新文件夾〔4系統(tǒng)提示是否需要加入文件,在此不添加任何文件,點(diǎn)擊Next,進(jìn)入設(shè)備選擇對(duì)話框,如圖3-6,這里選中實(shí)驗(yàn)箱的核心芯片CYCLONE系列FPGA產(chǎn)品EP1C6Q240C8；圖3-5提示是否添加文件圖3-6芯片型號(hào)選擇點(diǎn)擊Next,系統(tǒng)顯示如圖3-7,提示是否需要其他EDA工具,這里不選任何其他工具；〔6點(diǎn)擊Next后,系統(tǒng)提示創(chuàng)建工程的各屬性總結(jié),若沒有錯(cuò)誤,點(diǎn)擊Finish,工程創(chuàng)建向?qū)⑸梢粋€(gè)工程,這時(shí)軟件界面如圖3-8,在窗口左側(cè)顯示出設(shè)備型號(hào)和該工程的基本信息等。圖3-7提示是否利用其他EDA設(shè)計(jì)工具圖3-8工程闡述匯總1.2VHDL源程序〔1點(diǎn)擊File->New創(chuàng)建一個(gè)設(shè)計(jì)文件,選擇設(shè)計(jì)文件的類型為VHDLFile系統(tǒng)顯示如圖3-9,點(diǎn)擊OK,系統(tǒng)顯示如圖3-10,窗口右側(cè)為VHDL的編輯窗口；圖3-9創(chuàng)建一個(gè)設(shè)計(jì)文件圖3-10新建的一個(gè)VHDL源文件的編輯窗口〔2在編輯窗口中編輯以下程序：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;entityzs_2isPORT<cp,r:INSTD_LOGIC;q:OUTSTD_LOGIC_VECTOR<3DOWNTO0>>;endzs_2;ARCHITECTUREBehavioralOFzs_2ISSIGNALcount:STD_LOGIC_VECTOR<3DOWNTO0>;BEGINPROCESS<cp,r>BEGINifr='0'thencount<="0000";elsiFcp'EVENTANDcp='1'THENifcount="0001"THENcount<="0100";elsifcount="1100"THENcount<="1111";ELSEcount<=count+1;ENDIF;endif;ENDPROCESS;q<=count;ENDBehavioral;〔3輸入程序后,存盤,如圖3-11所示：圖3-11存盤1.3編譯及仿真過程〔1點(diǎn)擊Processing->StartCompilation編譯該文件,系統(tǒng)將開始編譯,結(jié)束后,給出提示信息和編譯結(jié)果,如圖3-12所示：圖3-12編譯結(jié)果顯示〔2建立時(shí)序仿真文件,如圖3-9所示,選擇"VectorWaveformFile",出現(xiàn)圖3-13的界面,在Name空白處擊右鍵,Insert→InsertNodeorBus。圖3-13圖3-14在圖3-14中單擊圖3-15在圖3-15中單擊,再單擊→OK→OK,為仿真輸入賦值。如想賦值‘1’,單擊,仿真文件存盤時(shí),文件名字必須與頂層文件同名,即zs_2,默認(rèn)即可?！?單擊菜單進(jìn)行仿真,仿真結(jié)果如圖3-16圖3-16圖3-17仿真波形1.4引腳鎖定及下載圖3-18引腳鎖定圖3-19引腳下載1.5仿結(jié)果分析由圖可知波形圖中由2跳到7,再由7跳到9。因?yàn)槲业念}目是四位二進(jìn)制加法計(jì)數(shù)器<缺0011,0100,0101,0110,1000>,所以波形仿真圖波形跳變過程符合開始的設(shè)計(jì)框圖。2.電路設(shè)計(jì)2.1設(shè)計(jì)原理1.選擇觸發(fā)器選用由于JK觸發(fā)器功能齊全、使用靈活,在這里選用4個(gè)CP上升沿觸發(fā)的邊沿JK觸發(fā)器。2.求時(shí)鐘方程、狀態(tài)方程〔1求時(shí)鐘方程采用同步方案,故取CP0=CP1=CP2=CP3=CPCP是整個(gè)要設(shè)計(jì)的時(shí)序電路的輸入時(shí)鐘脈沖〔2求狀態(tài)方程由圖2所示狀態(tài)轉(zhuǎn)換圖可直接畫出如圖3-20所示的電路次Q3n+1Q2n+1Q1n+1Q0n+1的卡諾圖,再分解開便可以得到如圖3-21所示的各觸發(fā)器的卡諾圖。Q1nQ0nQ3nQ2n000111100000010010XXXXXXXX010101011010000111111111XXXX0000XXXX101001101011001011圖3-20次態(tài)Q3n+1Q2n+1Q1n+1Q0n+1的卡諾圖Q1nQ0nQ3nQ2n000111100000XX010010111X0X101111〔aQ3n+1的卡諾圖Q1nQ0nQ3nQ2n000111100001XX011101111X0X100010〔bQ2n+1的卡諾圖Q1nQ0nQ3nQ2n000111100000XX010101111X0X100101〔cQ1n+1的卡諾圖Q1nQ0nQ3nQ2n000111100010XX011001111X0X101001〔dQ0n+1的卡諾圖圖3-21各觸發(fā)器的卡諾圖根據(jù)卡諾圖進(jìn)行相應(yīng)化簡(jiǎn)即得到狀態(tài)方程,如下：求驅(qū)動(dòng)方程JK觸發(fā)器的特性方程為與特性方程做比較,可得2.2基于Multisim設(shè)計(jì)電路圖根據(jù)所選用的觸發(fā)器時(shí)鐘方程、輸出方程、驅(qū)動(dòng)方程,便可以畫出如圖3-22所示的邏輯電路圖。圖3-22邏輯電路圖2.3邏輯分析儀顯示的波形圖3-23邏輯分析儀顯示的波形2.4仿結(jié)果分析Multisim是一種虛擬儀器,可以用來驗(yàn)證電路設(shè)計(jì)的正確性。根據(jù)相關(guān)計(jì)算,得出時(shí)序電路的時(shí)鐘方程、狀態(tài)方程、驅(qū)動(dòng)方程,從而選擇合適的觸發(fā)器來連接實(shí)現(xiàn)。本設(shè)計(jì)中,選用四個(gè)時(shí)鐘脈沖上升沿觸發(fā)的JK觸發(fā)器來實(shí)現(xiàn)四位二進(jìn)制加法計(jì)數(shù)器。邏輯電路圖中,四個(gè)小紅燈即為顯示器,從右到左顯示時(shí)序圖中的11種狀態(tài),其中,燈亮表示"1",滅表示"0",從而達(dá)到計(jì)數(shù)的目的。由于其中缺少0010001111011110四種狀態(tài),所以在計(jì)數(shù)過程中會(huì)發(fā)生跳變,即從0001跳到0100,再?gòu)?100跳到1111,周而復(fù)始。邏輯分析儀類似于ISE環(huán)境下的波形仿真,是對(duì)計(jì)數(shù)器的另一種直觀的描述。其中,高電平表示"1",低電平表示"0",也可以對(duì)計(jì)數(shù)器的功能進(jìn)行測(cè)試及檢驗(yàn)。四設(shè)計(jì)體會(huì)在本次數(shù)字電路課程設(shè)計(jì)之中,我下載了QuartusII和Multisim軟件,花費(fèi)許多時(shí)間回顧課本知識(shí)以及查閱資料,在兩種環(huán)境下反復(fù)進(jìn)行練習(xí)。由于是第一次接觸數(shù)字電路的課程設(shè)計(jì),所以我一開始對(duì)于相關(guān)設(shè)計(jì)過程和分析方法并不太熟練。沒有形成一種邏輯分析技巧,但經(jīng)過我反反復(fù)復(fù)的練習(xí)和計(jì)算,最終還是熟練掌握了對(duì)此的計(jì)算步驟以及設(shè)計(jì)方法,這一點(diǎn)很值得欣慰,通過本次數(shù)字電路課程設(shè)計(jì),讓我對(duì)數(shù)字電路設(shè)計(jì)有了更高層次的認(rèn)識(shí)和掌握,我想這對(duì)于我以后學(xué)習(xí)相關(guān)的課程以及進(jìn)行類似的設(shè)計(jì)操作會(huì)有很大的幫助,為我更深一步掌握數(shù)字電路奠定了很好的基礎(chǔ)。在初步設(shè)計(jì)過程中,我也出現(xiàn)了各種各樣的問題,有些是由于我的粗心引起的,還有一些是因?yàn)槲覜]掌握好數(shù)字的相關(guān)知識(shí),比如在設(shè)計(jì)過程中求驅(qū)動(dòng)方程,由于知識(shí)掌握不扎實(shí)出了好幾次錯(cuò)誤,但通過我不懈的努力和耐心的練習(xí),最終求出了驅(qū)動(dòng)方程,畫出了邏輯電路圖并且測(cè)試成功,還較好地掌握了數(shù)字電路的知識(shí),并且很快完成了數(shù)字電路課程設(shè)計(jì),順利的通過了考核。由此,我體會(huì)到,對(duì)于數(shù)字電路課程設(shè)計(jì)先要掌握好課本上的知識(shí),還要有反復(fù)練習(xí)和理解相關(guān)原理的堅(jiān)持和耐心,最終才會(huì)順利完成本次課程設(shè)計(jì)。通過本次數(shù)字電路課程設(shè)計(jì),讓我掌握了好多以前不知道的知識(shí),這些收獲一定會(huì)對(duì)我以后的學(xué)習(xí)和操作有很大的幫助。五參考文獻(xiàn)<1>