AltiumDesigner電路與PCB設(shè)計(jì)智慧樹知到課后章節(jié)答案2023年下四川郵電職業(yè)技術(shù)學(xué)院

AltiumDesigner電路與PCB設(shè)計(jì)智慧樹知到課后章節(jié)答案2023年下四川郵電職業(yè)技術(shù)學(xué)院四川郵電職業(yè)技術(shù)學(xué)院

第一章測(cè)試

新建PCB工程時(shí)，操作步驟為（）。

A:菜單欄File→New→Project→PCBProject

B:菜單欄File→New→PCB

C:菜單欄File→New→Project→FPGAProject

答案:菜單欄File→New→Project→PCBProject

新建原理圖文件時(shí)，操作步驟為（）。

A:菜單欄File→New→Schematic

B:菜單欄File→New→PCB

C:菜單欄File→New→Project→PCBProject

答案:菜單欄File→New→Schematic

新建PCB文件時(shí)，操作步驟為（）。

A:菜單欄File→New→PCB

B:菜單欄File→New→Schematic

C:菜單欄File→New→Project→PCBProject

答案:菜單欄File→New→PCB

創(chuàng)建集成庫時(shí)，操作步驟為（）。

A:菜單欄File→New→IntegratedLibrary

B:菜單欄File→New→Project→PCBProject

C:菜單欄File→New→Schematic

答案:菜單欄File→New→IntegratedLibrary

在PCB編輯環(huán)境下，點(diǎn)擊“菜單欄Design-----Rules”可打開PCB規(guī)則和約束編輯器。（）

A:對(duì)B:錯(cuò)

答案:對(duì)

第二章測(cè)試

（）是定義頂層和底層的絲印層。

A:BottomOverlay

B:Keepoutlayer

C:TopOverlay

D:Signallayer

答案:BottomOverlay

;TopOverlay

（）是定義頂層和底層的信號(hào)層。

A:Bottomlayer

B:Toplayer

C:TopOverlay

D:BottomOverlay

答案:Bottomlayer

;Toplayer

（）用于定義在電路板上能夠有效放置元件和布線的區(qū)域。

A:TopOverlay

B:Keepoutlayer

C:BottomOverlay

D:Signallayer

答案:Keepoutlayer

AXIAL-0.3為（）電阻的封裝形式。

A:貼片式

B:不確定

C:直插式

答案:直插式

DIODE-0.4為（）二極管的封裝形式。

A:直插式

B:貼片式

C:不確定

答案:直插式

第三章測(cè)試

PCB布線規(guī)則中，下面說法正確的是（）。

A:避免直角走線、銳角走線

B:地走線線徑＞電源走線線徑＞信號(hào)走線線徑

C:對(duì)于模擬信號(hào)和數(shù)字信號(hào)應(yīng)盡量分塊布線，不宜交叉或混在一起。

答案:避免直角走線、銳角走線

;地走線線徑＞電源走線線徑＞信號(hào)走線線徑

;對(duì)于模擬信號(hào)和數(shù)字信號(hào)應(yīng)盡量分塊布線，不宜交叉或混在一起。

在原理圖編譯時(shí)出現(xiàn)“DuplicatePartDesignator”的警告信息的原因是()。

A:原理圖中包括元件標(biāo)識(shí)符重復(fù)的元件

B:原理圖編譯沒有錯(cuò)誤

C:存在重復(fù)的元件標(biāo)號(hào)

D:顯示有未連接的元件管腳

答案:存在重復(fù)的元件標(biāo)號(hào)

在原理圖編譯時(shí)出現(xiàn)“Netswithnodrivingsource”的警告信息的原因是()。

A:存在重復(fù)的元件標(biāo)號(hào)

B:網(wǎng)絡(luò)中沒有驅(qū)動(dòng)源

C:網(wǎng)絡(luò)中存在連接錯(cuò)誤

D:顯示有未連接的元件管腳

答案:網(wǎng)絡(luò)中沒有驅(qū)動(dòng)源

啟動(dòng)DRC的方法為（）。

A:點(diǎn)擊Tool選擇Un-Route

B:點(diǎn)擊Tool選擇Designrulecheck

C:點(diǎn)擊Project選擇compile

答案:點(diǎn)擊Too