eda時序邏輯電路實驗報告

實驗報告姓名：吳克亮姓名：吳克亮學(xué)號：1053305016班級：電氣一班一、 實驗名稱：組合邏輯電路設(shè)計二、 實驗?zāi)康模?、 掌握用VHDL語言和EPLD進(jìn)行組合邏輯電路的設(shè)計方法。2、 加深對EPLD設(shè)計全過程的理解。三、 實驗要求學(xué)習(xí)常用組合邏輯的可綜合代碼的編寫 ，學(xué)習(xí)VHDL語言的編程思想與調(diào)試方法，學(xué)習(xí)通過定制LPM元件實現(xiàn)邏輯設(shè)計，通過波形仿真設(shè)計的正確與否。四、 實驗設(shè)備：MAX+plus2五、 實驗步驟：1、 采用文本編輯器輸入VHDL語言源程序，建立工程。2、 編譯。3、 仿真。4、 對芯片進(jìn)行編程。5、 根據(jù)管腳分配情況連線。實驗程序:LIDRARTIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYPAN4_5ISP0RT(D:INSTD_L0GIC_VECT0R(3DOWNTO0);y:OUTSTD_LOGIC);ENDPAN4_5;ARCHITECTUREDEHAOFPAN4_5ISSIGNALDATAIN:INTEGER;BEGINDATA<=CONV_INTEGER(D);PROCESSBEGINIF(DATAIN>=5)THENY<='1';ELSEY<='0';ENDPROCESS;ENDDEHA;編譯結(jié)果1廠二z羨UntiHedl-TestEditorUne20ICol10INS-ENDDEHAjIDAT(D);PROCESSB￡&SN2ZONAL&ATAIN:INTEGER;M&SH1廠二z羨UntiHedl-TestEditorUne20ICol10INS-ENDDEHAjIDAT(D);PROCESSB￡&SN2ZONAL&ATAIN:INTEGER;M&SHPQRTCD;XNSTEtJLCKrlCJVTCTOR(3DOKKTOQ];y:OUT3TD_LOGICJi;EH口：P扛KT；_尋；MCHITECTTJREDKHXQFPAU4 5TSIFC 5\TWE3T￥<=B1P;ELSE0*■;E￡EE■USEIEEE-STD_LOaI：C_11E4.ALL；USEIEKE?3TD_MQIC_ARITH?占XI;USEIEEE-STD_LOGrC_UW3IGNED.XLL;EJ3TITZPAM45IS眇X+H商口file妙Jen^laites^sign如伽$Qptiw他ndwijelp-DQ3編譯通過后進(jìn)行波形仿真實驗心得體會做完EDA實驗，我感到受益匪淺。這不僅使我了解了EDA的實驗系統(tǒng)，學(xué)習(xí)了MAX+PLUS口軟件的使用，掌握了基本的電路設(shè)計流程、方法以及技巧，更增強(qiáng)了我對 EDA設(shè)計的興趣。在實驗的過程中，老師又結(jié)合實際詳細(xì)的教了