低壓CMOS帶隙基準電壓源設(shè)計

低壓CMOS帶隙基準電壓源設(shè)計寧江華;王基石;楊發(fā)順；丁召【摘要】基準源是模擬集成電路中的基本單元之一，它在高精度ADC,DAC,SoC等電路中起著重要作用，基準源的精度直接控制著這些電路的精度.闡述一個基于帶隙基準結(jié)構(gòu)的Sub-1V、低功耗、低溫度系數(shù)、高電源抑制比的CMOS基準電壓源.并基于CSMC0.5pmDoublePolyMixProcess對電路進行了仿真，得到理想的設(shè)計結(jié)果.【期刊名稱】《現(xiàn)代電子技術(shù)》【年(卷)，期】2010(033)007【總頁數(shù)】3頁(P115-117)【關(guān)鍵詞】CMOS基準電壓源;低功耗;Sub-1V;高電源抑制比【作者】寧江華;王基石;楊發(fā)順;丁召【作者單位】貴州大學(xué),理學(xué)院，貴州，貴陽,550025;貴州大學(xué),理學(xué)院，貴州，貴陽550025;貴州大學(xué),理學(xué)院，貴州，貴陽,550025;貴州省微納電子與軟件技術(shù)重點實驗室，貴州，貴陽,550025;貴州大學(xué),理學(xué)院，貴州，貴陽,550025;貴州省微納電子與軟件技術(shù)重點實驗室，貴州，貴陽,550025【正文語種】中文【中圖分類】TM13基準電壓源廣泛應(yīng)用于電源調(diào)節(jié)器、A/D和D/A轉(zhuǎn)換器、數(shù)據(jù)采集系統(tǒng)，以及各種測量設(shè)備中。近年來,隨著微電子技術(shù)的迅速發(fā)展，低壓低功耗已成為當(dāng)今電路設(shè)計的重要標準之一。比如，在一些使用電池的系統(tǒng)中，要求電源電壓在3V以下。因此作為電源調(diào)節(jié)器、A/D和D/A轉(zhuǎn)換器等電路核心功能模塊之一的電壓基準源，必然要求在低電源電壓下工作。在傳統(tǒng)的帶隙基準源設(shè)計中［1,2］,輸出電壓常在1.25V左右，這就限制了最小電源電壓。另一方面，共集電極的寄生BJT和運算放大器的共模輸入電壓,也限制了PTAT電流生成環(huán)路的低壓設(shè)計。近年來，一些文獻力圖解決這方面的問題［3-5］。歸納起來,前一問題可以通過合適的電阻分壓來實現(xiàn)［6,7］；第二個問題可以通過BiCMOS工藝來實現(xiàn)［8］,或通過低閾值電壓的MOS器件來實現(xiàn)［3,9］,但工藝上的難度以及設(shè)計成本將上升?；谏厦娴目紤],本文首先對傳統(tǒng)的帶隙電壓源原理進行分析，然后提出了一種比較廉價且性能較高的低壓帶隙基準電壓源，采用電流反饋、一級溫度補償技術(shù)設(shè)計了低壓CMOS帶隙基準源電路，使其電路能工作在較低的電壓下。本文介紹這種帶隙電壓基準源的設(shè)計原理，給出了電路的仿真結(jié)果，并對結(jié)果進行了分析。并基于CSMC0.5pmDoublePolyMixProcess對電路進行了仿真，得到理想的結(jié)果。1低壓COMS基準電壓源設(shè)計1.1傳統(tǒng)的帶隙基準源［1,10］圖1為帶隙基準電壓源的原理示意圖。雙極性晶體管的基極-發(fā)射極電壓VBE,具有負的溫度系數(shù)，其溫度系數(shù)一般為-2.2mV/K。而熱電壓VT具有正的溫度系數(shù)，其溫度系數(shù)在室溫下為+0.085V/K［1］。將VT乘以常數(shù)K并和VBE相加就得到輸出電壓VREF:VREF=VBE+KVT將式(1)對溫度T微分并代入VBE和VT的溫度系數(shù)可求得K，它使VREF的溫度系數(shù)在理論上為零。VBE受電源電壓變化的影響很小，因而帶隙基準電壓的輸出電壓受電源的影響也很小。圖2是典型的CMOS帶隙電壓基準源電路。兩個PNP管Q1,Q2的基極-發(fā)射極電壓差A(yù)VBE:△VBE=VBE2-VBE1=VTln(J2/J1)(2)式中:J1和J2是流過Q1和Q2的電流密度。運算放大器的作用使電路處于深度負反饋狀態(tài)，使得節(jié)點1和節(jié)點2的電壓相等。即：VBE2=I1R1+VBE1⑶△VBE=VBE2-VBE1=I1R1⑷圖1帶隙基準源原理示意圖圖2典型的CMOS帶隙電壓基準源由圖2可得：VBE=VBE2+I2R2⑸通過M1和M2的鏡像作用，使得I1和I2相等，結(jié)合式(4)和式(5)可得：(6)式中:A1和A2是Q1和Q2的發(fā)射極面積。比較式(5)和式(1)，可得常數(shù)K為：在實際設(shè)計中，K值即為式（7）表示。傳統(tǒng)帶隙基準源結(jié)構(gòu)能輸出比較精確的電壓，但其電源電壓較高（大于3V）,且基準輸出范圍有限（1.2V以上）。要在1.8V以下的電源電壓得到1.2V以下的精確基準電壓，就必須對基準源結(jié)構(gòu)上進行改進和提高。1.2低壓COMS基準電壓源的電路設(shè)計本設(shè)計基于CSMC-0.5pm-CMOS工藝（NMOS的閾值電壓為0.536V,PMOS的閾值電壓為-0.736V）,采用一級溫度補償、電流反饋技術(shù)設(shè)計的低壓帶隙基準源電路如圖3所示。低壓帶隙基準源的電流不僅用于提供基準輸出所需的電流，也用于產(chǎn)生差分放大器所需的電流源偏置電壓，簡化了電路和版圖設(shè)計。為了與CMOS標準工藝兼容，電路中PNP的e,b,c區(qū)分別采用P+,N-well,P-sub集電極接地［1］。Q2和Q1的發(fā)射極面積比為8:1,流過Q1和Q2的電流相等，這樣AVBE等于VTln8。流過電阻R1的電流與熱力學(xué)溫度成正比。三路鏡像電流源使得流過P2,P3,P4的電流相等（11=12=13）。圖3整體電路圖輸出電壓VREF為：電路中的溫度補償系數(shù)K為：通過調(diào)節(jié)R4的值，可以調(diào)節(jié)輸出電壓VREF的大小。在電源電壓變化時，P2,P3,P4的漏源電壓值保持不變，與電源電壓無關(guān)，其柵極電壓由運放調(diào)節(jié)。為了降低電路的復(fù)雜度，應(yīng)用電流反饋原理，運放采用簡單的一階運放，由于VDD的變化多于GND的變化，故運放的輸入采用NMOS的差分對結(jié)構(gòu)。因為整個電路在低壓下工作，故整個電路設(shè)計的重點是要保證低壓下運放的正常工作。由于帶隙基準源存在兩個電路平衡點，即零點和正常工作點。當(dāng)基準源工作在零點時，節(jié)點1、2的電壓等于零，基準源沒有電流產(chǎn)生。固需要設(shè)計一個啟動電路，避免基準源工作在平衡零點。本設(shè)計的啟動電路由N5、N6和P7構(gòu)成。當(dāng)電路工作在零點時，N6管導(dǎo)通，迅速提高節(jié)點1、2的電壓，產(chǎn)生基準電流，節(jié)點1的電壓通過P7和N5組成的反相器，使N6管完全截止，節(jié)點1、2的電壓回落在穩(wěn)定的工作點上，基準源開始正常工作。電路的器件參數(shù)如表1所示，P2,P3,P4管的尺寸較大，是為了降低電路中的1/f噪聲。電流鏡的負載管P5,P6和差分對管N1,N2的寬長比較大，以抑制電路的熱噪聲。由于電路中的電阻值較大，故在工藝中用阱電阻實現(xiàn)。電容C0有助于電路的穩(wěn)定，同時還可以減小于運放的寬度，有助于降低噪聲的影響。2仿真與結(jié)果分析在Cadence設(shè)計平臺下的Spectre仿真器中基于CSMC0.5pmCMOS工藝模型對電路進行了仿真。得到電路的溫度特性曲線、直流電源抑制特性曲線、交流PSRR特性曲線、啟動時間曲線如圖4所示。各項仿真結(jié)果參數(shù)如表2所示。表1電路的器件參數(shù)componentvaluescomponentvaluescomponentvaluescomponentvaluesP112.4pm/1pmP610pm/1.5pmN410pm/2pmC020pFP212.4pm/1pmP72pm/18pmN518pm/2pmR15.006kQP312.4pm/1pmN118pm/3pmN62pm/10pmR255kQP412.4pm/1pmN218pm/3pmQ15pmx5pmR355kQP510pm/1.5pmN310pm/2pmQ240pmx5pmR427.5kQ表2仿真結(jié)果參數(shù)表電源電壓/V工作溫度/°C溫度系數(shù)/ppm/°C交流PSRR/dB電源抑制特性/mV/V功耗/pW1.6人4-10人+130-8.034516(22.257人130C)-72.31人-70.62(0人1kHz)0.315287257.64圖4仿真結(jié)果3結(jié)語在應(yīng)用典型CMOS電壓基準源的基礎(chǔ)上，綜合一級溫度補償、電流補償技術(shù)，設(shè)計了帶隙電壓基準源電路。該帶隙基準源電路的電源工作范圍為1.6-4V,T作溫度為-10~+130°C,基準輸出電壓VREF為(650.5±0.5)mV,溫度系數(shù)可低至2.0ppm/l，電源抑制比為-70dB。仿真結(jié)果證明了設(shè)計的正確性。參考文獻[美]畢查德?拉扎維.模擬CMOS集成電路設(shè)計[M].西安:西安交通大學(xué)出版社,2003.ABOAM,GRAYPR.A1.52V10-bit14.3-MS/sCMOSpipelineanalog-to-digitalconverter[J].IEEESol.Sta.Circ.,1999,34(5):651-657.MEHRI,SINGERL.A55mW10-bit40Msample/snyquist-rateCMOSADC[J].IEEESol.Sta.Circ.,2000,35(3):318-325.Tao乙KERAMATM.A10-bit1002MS/s50mWCMOSA/Dconverter[C].USA:Int.Symp.Circ.andSyst.2002.TESCHBJ,PrattPM,BACRANIAK,etal.14-b125MSPSdigital-to-analogconverterandbandgapvoltagerefe-rencein0.5pmCMOS[C].USA:Proc.oftheIEEE1999ISCAA'99,1999.BANBAH,ShigaH,MMEZAWAA,etal.ACMOSbandgapreferencecircuitwithsub-1-Voperation[J].IEEEJournalofSolid-stateCircuits,1999,34(5):670-674.LEUNGNK,MOKPKT.ASub-1-V15ppm/CCMOSbandgapvoltagereferencewithoutrequiringlowthresholdvoltageDevice[J].IEEEJournalofSolid-stateCircuits,2002,37(4):526-530.RAZAVIB.DesignofanalogCMOSintegratedcircuits[M].Boston:McGrawHill,2000.ANNEMAAJ.Low-powerbandgapreferencefeatu