如何用FPGA實現(xiàn)4G無線球形檢測器

如何用FPGA實現(xiàn)4G無線球形檢測器MIMO無線系統(tǒng)最佳硬判決檢測方式是最大似然（ML）檢測器。ML檢測因為比特誤碼率（BER）性能出眾，非常受歡迎。不過，直接實施的復雜性會隨著天線和調(diào)制方案的增加呈指數(shù)級增強，使ASIC或FPGA僅能用于使用少數(shù)天線的低密度調(diào)制方案。WiMAX對寬帶互聯(lián)網(wǎng)接入如同手機對語音通信一樣意義非凡。它可以取代DSL和有線服務，隨時隨地提供互聯(lián)網(wǎng)接入。只需要打開計算機，連接到最近的WiMAX天線，就可以暢游全世界的網(wǎng)絡(luò)了。寬帶互聯(lián)網(wǎng)接入遇到的最大挑戰(zhàn)之一就是移動性，而這正是最新的WiMAX標準所要解決的。IEEE802.16e-2005介紹了傳輸和接收過程中多根天線的用法，即MIMO概念，又稱為多輸入多輸出，是移動WiMAX的一個關(guān)鍵特性。空分復用（SDM）MIMO處理可顯著提高頻譜效率，進而大幅增加無線通信系統(tǒng)的容量?？辗謴陀肕IMO通信系統(tǒng)作為一種能夠大幅提升無線系統(tǒng)容量和連接可靠性的手段，近來吸引了人們的廣泛關(guān)注。MIMO無線系統(tǒng)最佳硬判決檢測方式是最大似然（ML）檢測器。ML檢測因為比特誤碼率（BER）性能出眾，非常受歡迎。不過，直接實施的復雜性會隨著天線和調(diào)制方案的增加呈指數(shù)級增強，使ASIC或FPGA僅能用于使用少數(shù)天線的低密度調(diào)制方案。在MIMO檢測中，既能保持與最佳ML檢測相媲美的BER性能，又能大幅降低計算復雜性的出色方法非球形檢測法莫屬。這種方法不僅能夠降低SDM和空分多接入系統(tǒng)的檢測復雜性，同時又能保持與最佳ML檢測相媲美的BER性能。實現(xiàn)球形檢測器有多種方法，每種方法又有多種不同算法，因此設(shè)計人員可以在諸如無線信道的吞吐量、BER以及實施復雜性等多項性能指標之間尋求最佳平衡。雖然算法（比如K-best或者深度優(yōu)先搜索）和硬件架構(gòu)對MIMO檢測器的最終BER性能顯而易見有極大的影響，不過一般在球形檢測之前進行的信道矩陣預處理也會對MIMO檢測器的最終BER性能產(chǎn)生巨大影響。信道矩陣預處理可繁可簡，比如根據(jù)對信道矩陣進行的方差計算結(jié)果，計算出處理空分復用數(shù)據(jù)流的優(yōu)先次序，也可以使用非常復雜的矩陣因子分解方法來確定更為理想（以BER衡量）的數(shù)據(jù)流處理優(yōu)先次序。SignumConcepts是一家總部位于圣地亞哥的通信系統(tǒng)開發(fā)公司，一直與賽靈思和萊斯大學（RiceUniversity）開展通力合作，運用FPGA設(shè)計出了用于802.16e寬帶無線系統(tǒng)的空分復用MIMO的MIMO檢測器。該處理器采用信道矩陣預處理器，實現(xiàn)了類似貝爾實驗室分層空時（BLAST）結(jié)構(gòu)上采用的連續(xù)干擾抵消處理技術(shù)，最終達到了接近最大似然性能。系統(tǒng)考慮因素理想情況下，檢測過程要求對所有可能的符號向量組合進行ML解決方案計算。球形檢測器旨在通過使用簡單的算術(shù)運算降低計算復雜性，同時還能夠保持最終結(jié)果的數(shù)值完整性。我們的方法，第一步是把復雜的數(shù)值信道矩陣分解為只有實數(shù)的表達式。這個運算增加了矩陣維數(shù)，但簡化了處理矩陣元的計算。降低計算復雜性的第二個方面體現(xiàn)在，減少檢測方案分析和處理的可選符號。其中，對信道矩陣進行QR分解是至關(guān)重要的一步。圖1.用于球形檢測器MIMO檢測的部分歐幾里德距離度量方程圖1顯示的是如何進行數(shù)學轉(zhuǎn)換，得出計算部分歐幾里德距離度量法的最終表達式。歐幾里德距離度量法是球形檢測過程的基礎(chǔ)。R代表三角形矩陣，用于處理以矩陣元rM，M開始的可選符號的迭代法。其中，M代表信道矩陣以實數(shù)表達的維數(shù)。該解決方案通過M次迭代定義出遍歷樹結(jié)構(gòu)，樹的每層i對應第i根天線的處理符號。實現(xiàn)樹的遍歷有幾種可選方法。在我們的實施方案中，則使用了廣度優(yōu)先搜索法，這是因為該方法采用備受歡迎的前饋結(jié)構(gòu)，因此具有硬件友好特征。在每一層，該實施方案只選擇K個距離最小的幸存節(jié)點來計算擴展情況。球形檢測器處理天線的次序?qū)ER性能有著極大的影響。因此，在進行球形檢測前，我們的設(shè)計采用了類似于V-BLAST技術(shù)的信道重新排序技術(shù)。該方法通過多次迭代，計算出信道矩陣的偽逆矩陣的行范數(shù)，然后確定信道矩陣最佳列檢測次序。根據(jù)迭代次數(shù)，該方法可以選擇出范數(shù)最大或者最小的行。歐幾里德范數(shù)最小的逆矩陣行表示天線的影響最強，而歐幾里德范數(shù)最大的行則表示天線的影響最弱。這種新穎的方法首先處理最弱的數(shù)據(jù)流，隨后依次迭代處理功率從高到低的數(shù)據(jù)流。FPGA硬件應用為實現(xiàn)上述系統(tǒng)，我們采用了賽靈思Virtex-5FPGA技術(shù)。該設(shè)計流程采用賽靈思SystemGenerator進行設(shè)計捕獲、仿真和驗證。為了支持各種不同數(shù)量的天線/用戶和調(diào)制次序，我們將檢測器設(shè)計用于要求最高的4x4、64-QAM情況下。我們的模型假定接收方非常清楚信道矩陣，這可以通過傳統(tǒng)的信道估算方法來實現(xiàn)。在信道重新排序和QR分解之后，我們開始使用球形檢測器。為準備使用軟輸入、軟輸出信道解碼器（如turbo解碼器），我們通過計算檢測到的比特的對數(shù)似然比（LLR）來生成軟輸出。該系統(tǒng)的主要架構(gòu)元素包括數(shù)據(jù)副載波處理和系統(tǒng)子模塊管理功能，以便實時處理所需數(shù)量的子載波，同時最大程度地降低處理時延。對每個數(shù)據(jù)副載波都進行了信道矩陣估算，限定了每個信道矩陣可用的處理時間。對選中的FPGA而言，其目標時鐘頻率為225MHz，通信帶寬為5MHz（相當于WiMAX系統(tǒng)中的360個數(shù)據(jù)子載波），每個信道矩陣間隔可用的處理時鐘周期數(shù)為64。我們采用硬件功能單元精湛的流水線和時分復用（TDM）功能，以達到WiMAXOFDM符號的實時要求。除了高數(shù)據(jù)率外，在架構(gòu)設(shè)計指導過程中控制子模塊時延也是一個重要的問題。我們通過引入連續(xù)信道矩陣的TDM解決了時延問題。這種方法可以延長同一信道矩陣元之間的處理時間，同時還能保持較高的數(shù)據(jù)吞吐量。構(gòu)成TDM組的信道數(shù)會隨著子模塊的不同而變化。在TDM方案中，信道矩陣求逆過程用了5個信道，而有15個信道在實數(shù)QR分解模塊中進行了時分復用。圖2是該系統(tǒng)的高級流程圖。圖2.MIMO802.16e寬帶無線接收器的高級流程圖信道矩陣預處理信道矩陣預處理器確定了空分復用復合信號每一層的最佳檢測次序。該預處理器負責計算信道矩陣的偽逆矩陣范數(shù)，并根據(jù)這些范數(shù)，選擇待處理的下一個傳輸流。偽逆矩陣中范數(shù)最小的行對應著最強傳輸流（檢波后噪聲放大最?。?，而范數(shù)最大的行對應著質(zhì)量最差的層（檢波后噪聲放大最大）。我們的實施方案首先檢測最弱的層，然后按最低噪聲放大到最高噪聲放大的次序逐層檢測。對排序過程中的每一步，信道矩陣中相應的列隨后會被清空，然后簡化后的矩陣進入下一級的天線排序處理流水線。在預處理算法中，偽逆矩陣的計算要求最高。這個過程的核心是矩陣求逆，通常通過吉文斯（Givens）旋轉(zhuǎn)進行QR分解來實現(xiàn)。常用的角度估算和平面旋轉(zhuǎn)算法（如CORDIC）會造成嚴重的系統(tǒng)時延，對我們的系統(tǒng)來說是不可接受的。因此，我們的目標是運用FPGA的嵌入式DSP資源（比如Virtex-5器件中的DSP48E），找出矢量旋轉(zhuǎn)和相位估算的替代性解決方案。QRD的脈動陣列結(jié)構(gòu)由兩種類型的處理單元構(gòu)成--對角線單元或邊界單元和非對角線單元或內(nèi)部單元。邊界單元執(zhí)行矢量函數(shù)，可以生成陣列內(nèi)部單元使用的旋轉(zhuǎn)角度。要想得到想要的旋轉(zhuǎn)角度，可以把非對角線單元中的值與對角線單元中的共軛復數(shù)相乘，然后除以復數(shù)的倒數(shù)即可。相除實際是用乘法的方式完成的，即在觀察到函數(shù)接近線性的時候，乘以根據(jù)定義的間隔的多項式近似值計算出的倒數(shù)。圖3顯示了采用這種近似值在對角線脈動單元中完成這種復雜旋轉(zhuǎn)的信號流程圖。發(fā)送到非對角線單元中的數(shù)據(jù)是旋轉(zhuǎn)矢量的同相部分和正交部分除以相應的近似值得出的結(jié)果。我們不僅通過在對角線單元和非對角線單元采用流水線架構(gòu)實現(xiàn)了高數(shù)據(jù)吞吐量，同時還通過對跨5個信道的硬件進行時分復用的方式控制了近似值模塊和復雜乘法器引起的時延。對4x4矩陣，我們使用了1個對角線單元和7個非對角線單元。分解單個矩陣所花的處理時間為4x4=16個數(shù)據(jù)周期，而該設(shè)計交付數(shù)據(jù)的速度是每三個時鐘周期一個樣本，因此分解單個矩陣的所用總時長為3x4x4=48個時鐘周期（低于可用的64個時鐘周期）。我們對分解后的矩陣使用了回代法（backsubstitution），同時以相同的TDM方式進一步進行了重新排序操作。球形檢測器球形檢測器采用PED單元進行范數(shù)計算。根據(jù)樹的層次，我們采用了三種不同類型的PED單元。根節(jié)點PED模塊負責計算所有可能的PED。二級PED模塊針對上一級計算得出的8個幸存路徑計算出8個可能的PED。這樣在樹的下一級索引中，我們就有64個生成的PED。第三種類型的PED模塊用于其它樹級，負責計算上一級計算出的所有PED的最鄰近的節(jié)點PED。球形檢測器（SD）的流水線架構(gòu)可以在每個時鐘周期中處理數(shù)據(jù)。其結(jié)果就是樹的每級只需要一個PED模塊。因此，對4x464-QAM系統(tǒng)而言，PED單元的總數(shù)為8，與樹的級數(shù)相等。SD可以采用硬解碼和軟解碼兩種類型的解碼技術(shù)。硬解碼能夠用貫穿樹的各級的最小距離矩陣度量次序;軟解碼用對數(shù)似然比來代表輸出的每個比特。對數(shù)似然比一般被當作優(yōu)先輸入值提供給信道解碼器，比如turbo解碼器。FPGA資源占用實施和仿真包括MIMO802.16e寬帶無線接收檢測過程，但不包括軟輸出生成模塊。目標芯片是Virtex-5XC5VFX130T-2FF1738FPGA。設(shè)計的時鐘頻率為225MHz，可用的數(shù)據(jù)率為83.965MB/s。SystemGenerator和基于模型的設(shè)計我們使用針對DSP設(shè)計流程的賽靈思SystemGenerator實現(xiàn)了完整的硬判鏈。設(shè)計驗證工作不僅使用了MATLAB/Simulink環(huán)境的仿真語義，還有SystemGenerator的協(xié)同仿真功能。信道矩陣參數(shù)的同相部分和正交部分從正常的分布得出，并由MATLAB交付給SystemGenerator建模環(huán)境。我們同樣使用這種仿真框架進行了比特誤碼率計算。圖4.4x464-QAM的浮點MATLAB仿真（硬判決）、SystemGenerator設(shè)計（硬判決）BER曲線與最大似然曲線相比圖4對我們的定點硬判決設(shè)計BER曲線、浮點硬判決設(shè)計BER曲線和最佳ML參考曲線進行了比較。我們通過對賽靈思ML510開發(fā)平臺進行基于以太網(wǎng)的硬件協(xié)仿真，開發(fā)出了該設(shè)計的硬件演示。信道矩陣