Xilinx FPGA管腳物理約束介紹

XilinxFPGA管腳物理約束介紹引言：本文我們簡單介紹下XilinxFPGA管腳物理約束，包括位置（管腳）約束和電氣約束。1.普通I/O約束管腳位置約束：

set_propertyPAKAGE_PIN“管腳編號”[get_ports“端口名稱”]管腳電平約束：

set_propertyIOSTANDARD“電壓”[get_ports“端口名稱”]舉例：set_propertyIOSTANDARDLVCMOS33[get_portssys_clk]set_propertyIOSTANDARDLVCMOS33[get_ports{led[0]}]set_propertyIOSTANDARDLVCMOS33[get_ports{led[1]}]set_propertyPACKAGE_PINU18[get_portssys_clk]set_propertyPACKAGE_PINM14[get_ports{led[0]}]set_propertyPACKAGE_PINM15[get_ports{led[1]}]注意：1）以上語法對大小寫敏感；2）端口名稱為數(shù)組時，需要用{}括起來，端口名不能為關(guān)鍵字。2.差分信號約束2.1

普通差分約束差分信號約束語法和1節(jié)中相同。此處僅舉例。1）HRI/OBank，VCCO=3.3V，HDMI接口約束set_propertyPACKAGE_PINN18[get_portsTMDS_clk_p]set_propertyPACKAGE_PINV20[get_ports{TMDS_data_p[0]}]set_propertyIOSTANDARDTMDS_33[get_portsTMDS_clk_p]set_propertyIOSTANDARDTMDS_33[get_ports{TMDS_data_p[0]}]2）HPI/OBank，VCCO=1.8V，HDMI接口約束set_propertyPACKAGE_PINN18[get_portsTMDS_clk_p]set_propertyPACKAGE_PINV20[get_ports{TMDS_data_p[0]}]set_propertyIOSTANDARDLVDS[get_portsTMDS_clk_p]set_propertyIOSTANDARDLVDS[get_ports{TMDS_data_p[0]}]注意：1）差分信號約束，只約束P管腳即可，系統(tǒng)自動匹配N管腳約束，當(dāng)然_P和_N管腳都約束也沒有問題；2）差分信號電平要根據(jù)VCCOBank電壓進(jìn)行相應(yīng)的約束。2.2收發(fā)器差分信號約束1）收發(fā)器MGTREFCLK時鐘約束管腳位置約束：set_propertyLOC“管腳編號”[get_ports“端口名稱”]舉例：set_propertyLOCG7[get_portsQ2_CLK0_GTREFCLK_PAD_N_IN]set_propertyLOCG8[get_portsQ2_CLK0_GTREFCLK_PAD_P_IN]2）收發(fā)器MGT通道約束對于GTXE2_CHANNEL通道約束：一種方法是可以利用7系列FPGAs收發(fā)器向?qū)?，在配置好收發(fā)器配置參數(shù)后，自動生成XDC模板，然后將該模板應(yīng)用到自己的設(shè)計中；第二種方法是自己編寫XDC約束文件，其位約束位置要參照具體原理圖信號管腳來進(jìn)行編寫約束文件。舉例：對于圖1中四通道收發(fā)器對GTXE2_CHANNEL約束。圖1、四通道GTX收發(fā)器框圖收發(fā)器通道位置約束：set_propertyLOC“GTXE2_CHANNEL_X*Y*”[get_cells“gtxe_