Verilog HDL實(shí)用教程 課件 ch05數(shù)據(jù)流建模_第1頁
Verilog HDL實(shí)用教程 課件 ch05數(shù)據(jù)流建模_第2頁
Verilog HDL實(shí)用教程 課件 ch05數(shù)據(jù)流建模_第3頁
Verilog HDL實(shí)用教程 課件 ch05數(shù)據(jù)流建模_第4頁
Verilog HDL實(shí)用教程 課件 ch05數(shù)據(jù)流建模_第5頁
已閱讀5頁，還剩23頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

數(shù)據(jù)流建模第五章VerilogHDL實(shí)用教程普通高等教育EDA技術(shù)教材01連續(xù)賦值連續(xù)賦值連續(xù)賦值1連續(xù)賦值Net型變量聲明時(shí)賦值2連續(xù)賦值賦值延時(shí)3連續(xù)賦值驅(qū)動(dòng)強(qiáng)度402數(shù)據(jù)流建模數(shù)據(jù)流建模2選1數(shù)據(jù)選擇器1數(shù)據(jù)流建模4選1數(shù)據(jù)選擇器2數(shù)據(jù)流建模4選1數(shù)據(jù)選擇器2數(shù)據(jù)流建模4選1數(shù)據(jù)選擇器203加法器和減法器加法器和減法器半加器1加法器和減法器半加器1加法器和減法器全加器2加法器和減法器4位加法器3加法器和減法器4位超前進(jìn)位加法器4加法器和減法器半減器5加法器和減法器全減器604格雷碼與二進(jìn)制碼的轉(zhuǎn)換格雷碼與二進(jìn)制碼的轉(zhuǎn)換格雷碼與二進(jìn)制碼的轉(zhuǎn)換格雷碼與二進(jìn)制碼的轉(zhuǎn)換格雷碼與二進(jìn)制碼的轉(zhuǎn)換05三態(tài)邏輯設(shè)計(jì)三態(tài)邏輯設(shè)計(jì)三態(tài)邏輯設(shè)計(jì)感謝觀看，再見！VerilogHDL實(shí)用教程普通高等教育EDA技術(shù)教材

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論