可重配置加速堆棧的目標(biāo)應(yīng)用是超大型數(shù)據(jù)中心和FPGA加速應(yīng)用

可重配置加速堆棧的目標(biāo)應(yīng)用是超大型數(shù)據(jù)中心和FPGA加速應(yīng)用機(jī)器學(xué)習(xí)、大數(shù)據(jù)分析、實(shí)時(shí)視頻流處理等計(jì)算密集型應(yīng)用不斷涌現(xiàn)，云計(jì)算的應(yīng)用范圍也不斷擴(kuò)展，通過增加CPU數(shù)量提升計(jì)算能力的方式已經(jīng)失去優(yōu)勢(shì)，云服務(wù)提供商把目光轉(zhuǎn)向“異構(gòu)計(jì)算”。FPGA在加速方面的優(yōu)勢(shì)有目共睹，云服務(wù)商紛紛部署專為加速各種高性能工作負(fù)載而優(yōu)化的計(jì)算引擎。首屆賽靈思開發(fā)者大會(huì)在北京舉行，作為會(huì)議主辦方，賽靈思及來自云計(jì)算產(chǎn)業(yè)鏈的硬件工程師、軟件工程師和嵌入式工程師齊聚一堂，進(jìn)行了技術(shù)交流和產(chǎn)品分享。眾所周知，軟件工程師的數(shù)量遠(yuǎn)遠(yuǎn)大于硬件工程師的數(shù)量，而隨著FPGA的應(yīng)用領(lǐng)域不斷擴(kuò)大，只靠硬件難以服務(wù)于廣大的軟件工程師和嵌入式工程師，因此賽靈思進(jìn)行了重要轉(zhuǎn)型。賽靈思IP產(chǎn)品開發(fā)高級(jí)副總裁SalilRaje介紹，“從C＋＋到RTL的轉(zhuǎn)換是賽靈思轉(zhuǎn)型的核心，包括高層次綜合工具和軟件應(yīng)用工具。這一轉(zhuǎn)型體現(xiàn)在兩個(gè)方面：一是在芯片方面；二是在軟件工具上面。如今賽靈思引入了面向大規(guī)模數(shù)據(jù)中心和加速器領(lǐng)域的SDAccel可重配置加速堆棧，以及面向嵌入式系統(tǒng)的SDSoC堆棧，把足跡擴(kuò)展到從數(shù)據(jù)中心到嵌入式系統(tǒng)的廣闊領(lǐng)域。以嵌入式系統(tǒng)市場(chǎng)為例，SoC和FPGA的工程師規(guī)模大概有10萬(wàn)名，預(yù)計(jì)在五年的時(shí)間里，我們的潛在用戶會(huì)增加五倍，數(shù)量從5萬(wàn)增加到25萬(wàn)。”在解決方案設(shè)置上，賽靈思為更多用戶的差異化創(chuàng)新提供支持。SalilRaje解釋，“在端上，有SDSoC開發(fā)軟件加上reVISION堆棧，開發(fā)者可以形成新的使用MPSoC的開發(fā)方式；在云上，有SDAccel加可重配置加速堆棧幫助客戶在云端開發(fā)應(yīng)用。由此可見，在端上，用SDSoC和reVISION堆?？梢詫懗銮度胧降膽?yīng)用，在云上，SDAccel和可重配置加速堆棧使得IP可以作為處理器在云端運(yùn)用。reVISION堆棧的目標(biāo)應(yīng)用是自動(dòng)駕駛汽車、無(wú)人機(jī)、監(jiān)控，可重配置加速堆棧的目標(biāo)應(yīng)用是超大型數(shù)據(jù)中心和FPGA加速應(yīng)用?！弊螅嘿愳`思戰(zhàn)略市場(chǎng)發(fā)展高級(jí)總監(jiān)AndyWalsh中：賽靈思IP產(chǎn)品開發(fā)高級(jí)副總裁SalilRaje右：賽靈思全球銷售和市場(chǎng)部亞太及日本地區(qū)總監(jiān)StephenChowFPGA加速幫助多種應(yīng)用實(shí)現(xiàn)提速FPGA云加速有多厲害？這需要應(yīng)用案例來證明。賽靈思戰(zhàn)略市場(chǎng)發(fā)展高級(jí)總監(jiān)AndyWalsh介紹了來自深鑒科技、NGCODEC、Ryft和Edico基因組的應(yīng)用。其中，深鑒科技通過FPGA進(jìn)行機(jī)器學(xué)習(xí)推斷、語(yǔ)音識(shí)別，速度可以提高40倍；NGCODEC利用FPGA做視頻解碼，HEVC編碼的幀速率達(dá)到10倍加速；彈性搜索是現(xiàn)在企業(yè)最廣泛使用的搜索工具，這可以幫他們找到需要的數(shù)據(jù)，同時(shí)把噪音或者干擾的數(shù)據(jù)分離出去，Ryft專門做大數(shù)據(jù)搜索，核心競(jìng)爭(zhēng)力在算法，他們使用FPGA開發(fā)了一款應(yīng)用，可以使彈性搜索加速90倍；在醫(yī)學(xué)領(lǐng)域，重危新生兒的基因組測(cè)序和基因?qū)W分析需要快速出結(jié)果，現(xiàn)在通過Edico基因組對(duì)醫(yī)學(xué)的貢獻(xiàn)，可以把基因組分析和測(cè)序的時(shí)間壓縮從24小時(shí)壓縮到20分鐘，這一研究結(jié)果已經(jīng)進(jìn)入到吉尼斯世界紀(jì)錄里面。AndyWalsh強(qiáng)調(diào)，“Edico除了在亞馬遜云上直接向醫(yī)院銷售以外，還可以向軟件提供商銷售服務(wù)，可以在云上面把服務(wù)銷售給醫(yī)院和科研機(jī)構(gòu)。Edico的例子對(duì)于賽靈思意味著，規(guī)?；瘯?huì)帶來巨大的影響。我們只需要很少數(shù)量的云生態(tài)系統(tǒng)，就可以聯(lián)系到幾千家企業(yè)和幾百萬(wàn)個(gè)用戶?！盕PGA和CPU的集成對(duì)兩者都造成損害“CPU＋FPGA”的異構(gòu)架構(gòu)已經(jīng)得到大量應(yīng)用，但是業(yè)界一直在尋求更低功耗、更快速度的解決方案，英特爾自從收購(gòu)Altera以后，一直致力于把CPU和FPGA進(jìn)行單芯片集成，從而縮小芯片面積、提高CPU和FPGA的通信速度，但是這種做法是否切實(shí)有效？AndyWalsh表示，“過去一年半的時(shí)間里，F(xiàn)PGA和CPU的集成方式在云計(jì)算領(lǐng)域并不是特別受歡迎，它對(duì)兩者的性能造成很大的損傷，甚至更加嚴(yán)重的損壞，在加速應(yīng)用中，超大規(guī)模的數(shù)據(jù)中心需要非常高端的加速器，串聯(lián)進(jìn)行聯(lián)合。而且FPGA和CPU集成在功耗上的改善非常有限，一般都是一個(gè)中檔CPU和低端的FPGA以1：1的方式組合，這并不是一個(gè)非常好的解決方案，不能滿足以上的使用案例，而以上的這些案例才是驅(qū)動(dòng)FPGA應(yīng)用的最大動(dòng)力和發(fā)展趨勢(shì)?！薄艾F(xiàn)在我們有一個(gè)名叫CCIX的倡議，賽靈思是發(fā)起者之一，F(xiàn)PGA和CPU之間的一個(gè)C16高速接口，所有FPGA的銷售商都一起合作，促成FPGA和CPU的結(jié)合，包括華為也在做有利于FPGA和FPGA之間結(jié)合的協(xié)同工作?！盨alilRaje補(bǔ)充。未來FPGA是否會(huì)取代CPU？FPGA的性能越來越強(qiáng)大，應(yīng)用范圍也在不斷擴(kuò)展，可能會(huì)有人問，在未來FPGA能否取代通用CPU或者脫離CPU獨(dú)立運(yùn)行？SalilRaje指出，“在云以外的一些應(yīng)用FPGA可以取代CPU，但是如果在云上，F(xiàn)PGA更多被視為一種協(xié)處理器，可以減少CPU的數(shù)量。在配置方面，一個(gè)CPU加八個(gè)、十個(gè)FPGA，它們相互可以交流，從而減少CPU的數(shù)量，但是主機(jī)還是CPU。FPGA在其它應(yīng)用當(dāng)中完全獨(dú)立于CPU運(yùn)行，比如很多最終使用場(chǎng)景，如監(jiān)測(cè)攝象頭就不需要額外的CPU，因?yàn)樵赬ilinx的方案中既有FPGA又集成了ARM架構(gòu)的CPU，。還有一些無(wú)線通信無(wú)線通信只需要FPGA，不需要CPU。”在大會(huì)現(xiàn)場(chǎng)，我們還看到了賽靈思的合作伙伴展出的產(chǎn)品及演示。隨著微信、微博的發(fā)展，視頻內(nèi)容大量產(chǎn)生，而大部分是無(wú)效信息，而且視頻內(nèi)容處理起來非常復(fù)雜，深鑒科技選擇在模型上刪除不重要的部分，使模型更小但效果更高，模型變小之后再進(jìn)行壓縮提高效率；隨后使用一個(gè)訓(xùn)練模型，這個(gè)模型采用低精度的數(shù)據(jù)，在計(jì)算的時(shí)候速度更快。在研發(fā)過程中，深鑒科技發(fā)現(xiàn)FPGA比GPU快10倍，比CPU快30到40倍。而且FPGA延時(shí)非常低，這對(duì)于以推測(cè)為基礎(chǔ)的機(jī)器學(xué)習(xí)來說非常重要，而且FPGA非常靈活，可以適用不同的機(jī)器學(xué)