Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)（基礎(chǔ)篇）連載28：Spartan

Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)（基礎(chǔ)篇）連載28：Spartan第9章ChipScopePro調(diào)試設(shè)計(jì)在傳統(tǒng)的FPGA設(shè)計(jì)中，調(diào)試時(shí)大都采用示波器和邏輯分析儀。FPGA和PCB設(shè)計(jì)人員保留一定數(shù)量FPGA引腳作為測試引腳，F(xiàn)PGA設(shè)計(jì)者在編寫FPGA代碼時(shí)，將需要觀察的FPGA內(nèi)部信號定義為模塊的輸出，在綜合實(shí)現(xiàn)時(shí)再把這些信號鎖定到保留的測試引腳上，最后連接示波器或邏輯分析儀的探頭到這些測試腳進(jìn)行觀測。這個(gè)測試方法存在很多局限性，成本高、靈活性差、操作麻煩。成本高。示波器、邏輯分析儀的成本較高。靈活性差。要測試FPGA的內(nèi)部節(jié)點(diǎn)，需要修改設(shè)計(jì)，將待測信號引到FPGA引腳上來進(jìn)行測試。PCB設(shè)計(jì)完成后這些用作測試引腳的位臵和數(shù)量就固定了，不能靈活改變。如果測試引腳不夠用時(shí)，影響測試。如果測試引腳太多，又將影響PCB布局和布線。而且在一些極端設(shè)計(jì)中，F(xiàn)PGA的I/O引腳可能已經(jīng)用光，根本沒有多余的引腳被用來做測試引腳。操作麻煩。示波器、邏輯分析儀必須通過探頭連接到測試引腳，容易造成短路，損壞器件。隨著FPGA的規(guī)模不斷增大，F(xiàn)PGA的設(shè)計(jì)變得越來越復(fù)雜，其封裝形式大多向球形方式轉(zhuǎn)移，傳統(tǒng)的使用探針監(jiān)測信號的方式變得越來越困難。Xilinx推出的集成化邏輯分析工具ChipScopePro，完全解決了這些問題。ChipScopePro具有傳統(tǒng)邏輯分析儀的功能，價(jià)格便宜，而且不需要附加大量探頭，具有很高的實(shí)用價(jià)值。它是針對XilinxVirtex系列和Spartan系列器件設(shè)計(jì)的片內(nèi)邏輯分析工具，它通過JTAG口，將FPGA內(nèi)部信號實(shí)時(shí)讀出，傳入計(jì)算機(jī)進(jìn)行分析。基本方法是利用FPGA內(nèi)的BRAM，存儲信號波形數(shù)據(jù)，然后通過JTAG接口將數(shù)據(jù)傳送到計(jì)算機(jī)，并將波形在計(jì)算機(jī)顯示出來。ChipScope測試系統(tǒng)連接結(jié)構(gòu)圖如圖9-1所示。使用這種技術(shù)觀察FPGA內(nèi)部信號的測試方法，具有以下優(yōu)點(diǎn)。成本較低。僅需要ChipScopePro設(shè)計(jì)軟件和一根下載電纜，極大地簡化了PCB的設(shè)計(jì)成本。較高的靈活性。不需將待觀察的信號通過額外的引腳輸出到FPGA，信號的數(shù)量和存儲深度由器件BRAM決定。器件中BRAM越多，可觀察的信號數(shù)量和存儲深度就越大。使用方便。ChipScopePro在ISE工具中作為一個(gè)IP模塊來調(diào)用，可以方便地選擇待測信號，也可以設(shè)臵復(fù)雜的觸發(fā)條件。圖9-1ChipScope測試系統(tǒng)連接結(jié)構(gòu)圖ChipScopePro由一系列相關(guān)的IP核及其軟件工具組成，包括核生成器（CoreGenerator）、核插入器（CoreInserter）、分析儀（ChipScopeAnalyzer）和TCL腳本控制接口。(1)核生成器XilinxCoreGeneratorTool（Xilinx核生成器）：通過它可以生成集成控制器核（ICON）、集成邏輯分析核（ILA）、虛擬I/O核（VIO）及安捷倫跟蹤核（ATC2）的網(wǎng)表和實(shí)例化所需的模板文件。IBERTCoreGenerator（IBERT核生成器）：通過它生成Virtex-4和Virtex-5系列的誤比特率測試核（IBERT）的網(wǎng)表和實(shí)例化所需的模板文件。(2)核插入器CoreInserter（核插入器）：自動將CON、ILA和ATC2核插入已經(jīng)綜合完成的設(shè)計(jì)中。PlanAheadDesignAnalysisTool（PlanAhead設(shè)計(jì)分析工具）：自動將ICON和ILA核插入設(shè)計(jì)網(wǎng)表中。請參考PlanAhead章節(jié)內(nèi)容。(3)ChipScopeAnalyzer（ChipScope分析軟件）：通過它可以配置FPGA，可以設(shè)定觸發(fā)條件，可以設(shè)定ILA、IBA/OPB、IBA/PLB、VIO及IBERT的蹤跡顯示方式。(4)ChipScopeEngineTcl(CSE/Tcl)ScriptingInterface（TCL腳本控制接口）：通過TCL腳本語言和JTAG鏈，完成與芯片的通信交互。在設(shè)計(jì)中，使用ChipScopePro有兩種操作流程，如圖9-2所示。圖9-2ChipScope操作流程圖流程1：通過ChipScopePro內(nèi)核生成器，產(chǎn)生各種不同功能調(diào)試內(nèi)核，如ICON、ILA和IBA等，將生成的例化代碼插入HDL源程序中，再對包括ChipScopePro內(nèi)核的設(shè)計(jì)進(jìn)行綜合實(shí)現(xiàn)后下載到器件中，利用ChipScopeAnalyzer進(jìn)行分析。流程2：利用ChipScopePro的內(nèi)核插入器將所需要的內(nèi)核直接插入到已經(jīng)綜合完成的設(shè)計(jì)網(wǎng)表（NGC或EDIF）中，然后對這個(gè)新的網(wǎng)表文件布局布線后下載到器件中，利用ChipScopeAnalyzer進(jìn)行分析。接下來我們詳細(xì)介紹ChipScope的IP核及其應(yīng)用，重點(diǎn)