基于Arm Cortex-M0處理器的智能娛樂收音機系統(tǒng)設(shè)計

基于ArmCortex-M0處理器的智能娛樂收音機系統(tǒng)設(shè)計由工業(yè)和信息化部人才交流中心主辦的2022年第六屆全國大學(xué)生集成電路創(chuàng)新創(chuàng)業(yè)大賽（以下簡稱：集創(chuàng)賽）已落下帷幕，來自武漢理工大學(xué)的“夜的第七章”團隊做的智能娛樂收音機項目，在2022年集創(chuàng)賽安謀科技杯獲得了一等獎。此項目基于ArmCortex-M0處理器在安路EG4S20上利用FM_SDR板卡構(gòu)建具備無線通信基帶信號處理的片上系統(tǒng)。1項目簡介本項目基于ArmCortex-M0處理器在安路EG4S20上利用FM_SDR板卡構(gòu)建具備無線通信基帶信號處理的片上系統(tǒng)，下載程序后，可在Keil界面中完成調(diào)試及運行。作品使用內(nèi)部總線連接存儲器與FPGA板載的外設(shè)，如數(shù)碼管、矩陣鍵盤、撥動開關(guān)、LED、蜂鳴器、FLASH等，配合控制外圍擴展電路實現(xiàn)FM等通信信號的調(diào)制解調(diào)等處理。在此基礎(chǔ)上，設(shè)計FIR帶通濾波器并為FM射頻板配備了性能更加優(yōu)良的射頻天線與大音腔喇叭，使音質(zhì)得到了提升；采用芯片CI1122完成對特定語句的離線識別功能簡化了調(diào)臺的操作步驟；利用芯片內(nèi)合封的SDRAM和SD卡模塊實現(xiàn)對音樂的播放、錄制和評分功能；用板載QN8027發(fā)射芯片增加FM游戲、機械臂控制等通信功能，同時作為專用的FM發(fā)射芯片，QN8027支持立體聲傳輸，但MSi001僅支持FM基帶解調(diào)，采用立體聲數(shù)字解調(diào)的方案，實現(xiàn)了對立體聲副載波的解調(diào)(AM解調(diào))，完成了立體聲傳輸，展示效果良好，實踐創(chuàng)新性強。2系統(tǒng)設(shè)計本系統(tǒng)的主要功能部件包括ARMCortex-M0內(nèi)核、AHB總線矩陣、CMSIS-DAP調(diào)試端口、語音識別模塊、SD卡模塊等，具體系統(tǒng)框圖如下圖所示。在方案設(shè)計時，核心思想為軟硬件協(xié)同，充分利用開發(fā)板資源完成整個系統(tǒng)的搭建，結(jié)構(gòu)如圖所示。圖2.整體系統(tǒng)設(shè)計3硬件搭建3.1FPGA開發(fā)板我們將開發(fā)板的核心芯片型號選定為安路科技的EG4S20BG256，它具有低功耗、低成本、高性能等特點。有豐富的LUT、DSP、BRAM、高速差分IO等資源，強大的引腳兼容替換性能。有256個管腳(其中可用IO共193個)；在外圍功能模塊的設(shè)計上，則以簡潔直觀、小巧易攜帶為目標，主要包括以下幾類模塊：板載USB-JTAG電路，實現(xiàn)一根線供電和調(diào)試；輸出顯示類，如LED燈、數(shù)碼管；輸入操作類的，如矩陣按鍵、撥動開關(guān)；發(fā)聲及音頻類的，如蜂鳴器；對外通信接口類的，如UART轉(zhuǎn)USB接口；存儲器類的，如FLASH存儲器、SDRAM存儲器；模數(shù)混合類的，如ADC和DAC。同時安路科技提供豐富的設(shè)計工具（例如TD）幫助用戶有效地利用EAGLE平臺實現(xiàn)復(fù)雜設(shè)計。業(yè)界領(lǐng)先的綜合和布局布線工具，為用戶設(shè)計高質(zhì)量產(chǎn)品提供有力保障。本設(shè)計選定芯片型號為EG4S20BG256，是基于安路成熟可靠的低成本、低功耗可編程FPGA—EG4S20，采用最新的3D合封技術(shù)，與一塊2MX32bits的SDRAM合封而成。開發(fā)板實物如圖所示。圖3.FPGA開發(fā)板實物圖EG4S20BG256的特色優(yōu)勢包括：靈活的邏輯結(jié)構(gòu)19600個

LUTs，用戶IO數(shù)量193個低功耗器件先進的55nm低功耗工藝靜態(tài)功耗低至5mA支持分布式和嵌入式存儲器156Kbits分布存儲器（DistributeRAM）1Mbits嵌入塊存儲器（BlockRAM簡稱BRAM）包括：64個9KbitsBRAM，可配置為真雙口，8Kx1到512x18模式16個32KbitsBRAM，可配置為真雙口，可設(shè)置為2K16或4K8專用FIFO控制邏輯內(nèi)置大容量存儲器內(nèi)置2M*32bitsSDRSDRAM，最高工作時鐘200MHz可配置邏輯模塊(PLBs)優(yōu)化的的LUT4/LUT5組合設(shè)計雙端口分布式存儲器支持算數(shù)邏輯運算快速進位鏈邏輯源同步輸入/輸出接口輸入/輸出單元包含DDR寄存器GenericDDRx1GenericDDRx2高性能，靈活的輸入/輸出緩沖器支持LVTTL、LVCMOS(3.3/2.5/1.8V/1.5/1.2V)、PCI支持LVDS，Bus-LVDS,MLVDS,RSDS,LVPECL支持熱插拔可配置上拉/下拉模式片內(nèi)100歐姆差分電阻時鐘資源針對高速I/O接口設(shè)計的2路IOCLK16路全局時鐘支持4個PLLs用于頻率綜合5路時鐘輸出分頻系數(shù)1到128支持5路時鐘輸出級聯(lián)動態(tài)相位選擇配置模式主模式串行SPI(MSPI)從模式串行

(SS)主模式并行x8(MP)從模式并行x8(SP)JTAG模式

(IEEE-1532)每個芯片擁有唯一的64位DNA嵌入式硬核IP8通道12位1MSPSSARADC集成電壓監(jiān)控模塊內(nèi)置環(huán)形振蕩器3.2

射頻開發(fā)板選用了DMZ_FMSDR開發(fā)板。DMZ_FMSDR內(nèi)部包含了50M-120M，400M-1000M射頻接收電路，76M-108M的FM頻道發(fā)射電路，麥克風(fēng)電路，音頻耳放和功放電路。可以通過編程實現(xiàn)FM收音機、FM發(fā)射機、FM對講機以及其他頻段的接收機。FM_SDR模塊與EG4S20模塊對插示意圖如圖所示。圖4.FM_SDR模塊與EG4S20模塊對插示意圖4功能設(shè)計FM電臺：基帶信號處理1）IQ信號接收2）解調(diào)算法3）符號轉(zhuǎn)換，PWM_DAC模塊，自動搜臺原理