基于MCU+CPLD雙片結(jié)構(gòu)實(shí)現(xiàn)新型光電軸角編碼器的應(yīng)用方案

基于MCU+CPLD雙片結(jié)構(gòu)實(shí)現(xiàn)新型光電軸角編碼器的應(yīng)用方案引言光電軸角編碼器是一種采用光電方法，將機(jī)械轉(zhuǎn)角轉(zhuǎn)換成數(shù)字電信號(hào)輸出的數(shù)字測(cè)角裝置。它可以和顯示裝置或計(jì)算機(jī)相連，實(shí)現(xiàn)動(dòng)態(tài)測(cè)量和實(shí)時(shí)控制。也可以利用它實(shí)現(xiàn)直線位移、轉(zhuǎn)速等其它物理量的測(cè)量。目前，單片機(jī)已廣泛應(yīng)用到光電軸角編碼器數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)中，通過靈活的設(shè)計(jì)，單片機(jī)的軟件可以實(shí)現(xiàn)各種不同的邏輯運(yùn)算和控制功能，但是在以單片機(jī)為主構(gòu)成的系統(tǒng)中還需要大量的中、小規(guī)模數(shù)字集成電路。隨著電子技術(shù)的高速發(fā)展，采用具有ISP（系統(tǒng)內(nèi)編程）功能的CPLD（復(fù)雜的可編程邏輯器件）取代傳統(tǒng)單片機(jī)外圍的中、小規(guī)模的集成電路已經(jīng)成為技術(shù)發(fā)展的必然趨勢(shì)。這種器件無需拆卸即可在系統(tǒng)內(nèi)重新配置邏輯功能，使數(shù)字系統(tǒng)的設(shè)計(jì)發(fā)生了革命性變化。新研制的光電軸角編碼器結(jié)合單片機(jī)和CPLD器件的各自優(yōu)點(diǎn)，以MCU+CPLD雙片結(jié)構(gòu)設(shè)計(jì)了A／D數(shù)據(jù)采集、處理和顯示系統(tǒng)。2系統(tǒng)的硬件設(shè)計(jì)如圖1所示，系統(tǒng)主要由80C196KC單片機(jī)，ALTERA公司的EPM7128SLC84—15，編碼器信號(hào)放大、整形電路和顯示電路構(gòu)成。單片機(jī)按照系統(tǒng)的要求，根據(jù)算法編寫相應(yīng)的軟件程序，處理由CPLD傳送過來的數(shù)據(jù)，并把處理結(jié)果送入CPLD構(gòu)造的顯示緩存中，由CPLD完成數(shù)據(jù)的動(dòng)態(tài)掃描顯示。2.1信號(hào)放大與整形電路如圖2所示，光電編碼器讀數(shù)頭輸出為弱電流信號(hào)，需經(jīng)對(duì)地電阻（電位器P1）形成電壓信號(hào)后經(jīng)放大器（LM124）與比較器（LM139）轉(zhuǎn)換成能被微處理器處理的TTL電平。對(duì)不同的信號(hào)可以調(diào)整電位器的電阻來改變放大倍數(shù)。2.2基于CPLD的I/O接口電路EPM7128SLC84—15是ALTERA公司的MAX7000S系列CPLD，它采用CMOS工藝，并以第二代矩陣結(jié)構(gòu)為基礎(chǔ)，此器件內(nèi)集成了6000門，其中典型可用門為2500個(gè)，有128個(gè)邏輯單元，60個(gè)可用I／0口。ALTERA公司的CPLD開發(fā)工具M(jìn)AX+plusⅡ，支持多種輸入方式，給設(shè)計(jì)開發(fā)提供了極大的方便，因此本系統(tǒng)采用MAX+plusⅡ進(jìn)行設(shè)計(jì)。系統(tǒng)的主體部分用原理圖輸入方式，由于庫(kù)中提供現(xiàn)成的芯片，所以使用很方便。原理圖輸入部分如圖3所示，主要完成以下邏輯功能：①分別由2片244及2片373實(shí)現(xiàn)數(shù)據(jù)的輸入輸出鎖存；②用3-8線性譯碼器和邏輯門電路實(shí)現(xiàn)原始數(shù)據(jù)得輸入和處理后二進(jìn)制角度的輸出控制，單片機(jī)80C196KC通過控制總線選通各個(gè)鎖存器，讀入輸入的粗碼值，單片機(jī)完成實(shí)時(shí)處理后，由CPLD內(nèi)部74LS373鎖存器輸出16位二進(jìn)制角度代碼。由于系統(tǒng)使用了低成本的CPLD，將系統(tǒng)所需的硬件資源進(jìn)行了整合集成，提高了系統(tǒng)硬件的配置能力和可靠性，并且充分利用了單片機(jī)的軟件資源優(yōu)勢(shì)。主要特點(diǎn)：①可靠性高，傳統(tǒng)的系統(tǒng)除了單片機(jī)外還有大量的中小規(guī)模集成電路，在高速、強(qiáng)電磁干擾等惡劣條件下，芯片的數(shù)量越多受到干擾的可能性就越大，造成單片機(jī)頻繁出現(xiàn)程序跑飛、系統(tǒng)復(fù)位。采用CPLD器件可減少系統(tǒng)受干擾的幾率，顯著提高系統(tǒng)的可靠性。盡管在功能開發(fā)上，CPLD器件通過EDA軟件實(shí)現(xiàn)，但物理機(jī)制卻像一片74LS373那樣屬純硬件電路，十分可靠。通過合理設(shè)計(jì)，在大多數(shù)應(yīng)用中無須考慮復(fù)雜的復(fù)位和初始化，設(shè)計(jì)中只須利用簡(jiǎn)單的語(yǔ)句將閑置狀態(tài)導(dǎo)入同一初始入口，就能有效防止任何可能的“死機(jī)”現(xiàn)象。②開發(fā)周期短，系統(tǒng)具有可升級(jí)性。由于CPLD的最大特點(diǎn)就是可以通過軟件編程對(duì)其器件的結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，能隨時(shí)進(jìn)行調(diào)整以滿足產(chǎn)品升級(jí)的需要。采用EDA的方法對(duì)系統(tǒng)進(jìn)行設(shè)計(jì)，用戶不僅可通過直接對(duì)芯片結(jié)構(gòu)的設(shè)計(jì)實(shí)現(xiàn)多種數(shù)字邏輯系統(tǒng)功能，而且由于管腳定義的靈活性，減輕了電路圖設(shè)計(jì)和電路板設(shè)計(jì)的工作量和難度，硬件設(shè)計(jì)可以如軟件設(shè)計(jì)一樣方便快捷，改變了傳統(tǒng)數(shù)字系統(tǒng)及用單片機(jī)構(gòu)成的數(shù)字系統(tǒng)的設(shè)計(jì)方法、設(shè)計(jì)過程，縮短了開發(fā)周期，提高了效率。3系統(tǒng)的軟件設(shè)計(jì)系統(tǒng)軟件采用MCS96匯編語(yǔ)言編程，采用模塊化結(jié)構(gòu)設(shè)計(jì)，各個(gè)功能子塊獨(dú)立，調(diào)試方便，并容易根據(jù)需要擴(kuò)展。圖4為系統(tǒng)程序總框圖，初始化程序包括系統(tǒng)配置、A/D復(fù)位等；數(shù)據(jù)采集子程序包括采集精碼及矩陣碼（編碼器碼盤采用矩陣碼）、A/D轉(zhuǎn)換；細(xì)分程序包括偏移碼處理、象限判別、除法運(yùn)算、細(xì)分查表。由于制作粗碼允許較低的精度，粗碼道某一些端面位置偏離了理論位置（即有位置偏差），從而使精度降低、甚至錯(cuò)碼，這時(shí)可以用一組精度較高的精碼道來發(fā)現(xiàn)它，并校正這個(gè)偏差，即為精粗校正子程序。最后通過并口或RS232實(shí)現(xiàn)二進(jìn)制角度代碼的輸出。4結(jié)束語(yǔ)該系統(tǒng)以MCU+CpLD雙片結(jié)構(gòu)為核心的數(shù)據(jù)采集處理系統(tǒng)，在EDA工具的協(xié)助下采用自頂向下的系統(tǒng)設(shè)計(jì)方法，縮短了開發(fā)周