時(shí)序邏輯電路1時(shí)序邏輯電路基本概念時(shí)序邏輯電路

儲(chǔ)電路。時(shí)序電路的基本結(jié)構(gòu)如圖所示，它由組合電路和儲(chǔ)存電路兩部分()時(shí)序邏輯電路平時(shí)包含組合電路和儲(chǔ)存電路兩個(gè)構(gòu)成部分，而儲(chǔ)存電路()時(shí)序邏輯電路中存在反響，儲(chǔ)存電路的輸出狀態(tài)一定反響到組合電路的()準(zhǔn)時(shí)鐘輸入方式時(shí)序電路依據(jù)時(shí)鐘輸入方式分為同步時(shí)序電路和異步時(shí)序電路兩大類。同步時(shí)序電路中，各觸發(fā)器受同一時(shí)鐘控制，其狀態(tài)變換與所加的時(shí)鐘脈沖信號(hào)都是同步()按輸出信號(hào)的特色依據(jù)輸出信號(hào)的特色可將時(shí)序電路分為米里型和摩爾型兩關(guān)。而摩爾型電路的外面輸出僅與觸發(fā)器的狀態(tài)有關(guān)，而與外面輸入無()按邏輯功能時(shí)序邏輯電路按邏輯功能可劃分為存放器、鎖存器、移位存放器、計(jì)數(shù)器和節(jié)拍狀態(tài)方程）、狀態(tài)表、狀態(tài)圖、時(shí)序圖等方法。這些方法可以互相()第一確立是同步還是異步。若是異步，須寫出各觸發(fā)器的時(shí)鐘方程。()寫驅(qū)動(dòng)方程。()寫狀態(tài)方程（或次態(tài)方程）。()寫輸出方程。若電路由外面輸出，要寫出這些輸出的邏輯表達(dá)式，即輸()列狀態(tài)表()畫狀態(tài)圖和時(shí)序圖。()檢查電路能否自啟動(dòng)并說明其邏輯功能。()在存入新數(shù)碼時(shí)能將存放器中的原始數(shù)碼自動(dòng)除掉，即只要要輸入一個(gè)()在接收數(shù)碼時(shí)，各位數(shù)碼同時(shí)輸入，而各位輸出的數(shù)碼也同時(shí)拿出，即()在存放數(shù)據(jù)從前，應(yīng)在端輸入負(fù)脈沖清零，使各觸發(fā)器均清零。發(fā)器的輸出接至相鄰右側(cè)觸發(fā)器的輸入端4/15雙向移位存放器電路結(jié)構(gòu)如圖所示，將右移存放器和左移存放器組合起來，并引入控制端便構(gòu)成既可左移又可右移的雙向移位存放器。鎖存器又稱自鎖電路，是用來暫存數(shù)碼的邏輯部件，如圖所示鎖存器邏輯電路圖，它與觸發(fā)器的差別是：當(dāng)使能信號(hào)到來時(shí)，輸出隨輸入數(shù)碼變化（相當(dāng)于輸出直接接到輸入端）；當(dāng)使能信號(hào)結(jié)束時(shí)，輸出保持使能信號(hào)跳移位存放器除了擁有存放數(shù)碼和將數(shù)碼移位的功能外，還可以能累計(jì)輸入脈沖個(gè)數(shù)的時(shí)序部件叫計(jì)數(shù)器。計(jì)數(shù)器不但能用于計(jì)數(shù)器按計(jì)數(shù)進(jìn)制可分為二進(jìn)制計(jì)數(shù)器和非二進(jìn)制計(jì)數(shù)器；按數(shù)字的增減趨向可分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器；按計(jì)數(shù)器中各觸發(fā)器翻轉(zhuǎn)能否與計(jì)數(shù)脈沖同步可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器。二進(jìn)制計(jì)數(shù)器圖觸發(fā)器構(gòu)成的位異步二進(jìn)制加法圖圖由個(gè)觸發(fā)器構(gòu)成的位同步二進(jìn)制加法計(jì)數(shù)器中各觸發(fā)器的時(shí)鐘脈沖同時(shí)接計(jì)數(shù)脈沖()同步二進(jìn)制可逆計(jì)數(shù)器碼同步十進(jìn)制加法計(jì)數(shù)器加法計(jì)數(shù)器的邏輯圖。它是在同步二進(jìn)制加法()寫出驅(qū)動(dòng)方程()寫出觸發(fā)器的特征方程()作狀態(tài)變換表()作狀態(tài)圖及時(shí)序圖()檢查電路能否自啟動(dòng)碼異步十進(jìn)制加法計(jì)數(shù)器異步十進(jìn)制計(jì)數(shù)器的邏輯電路圖如圖所示，從圖中可見，各觸發(fā)器的集成芯片是同步的可預(yù)置位二進(jìn)制加法計(jì)是集成同步位二進(jìn)制計(jì)數(shù)器，也就是模計(jì)數(shù)器，用它可構(gòu)成任端挨次獲取端挨次獲取只要在計(jì)數(shù)器的輸入端加入固定頻率的脈沖，即可在~圖節(jié)拍脈沖發(fā)生