第五章組合邏輯電路(4課時)市公開課一等獎百校聯(lián)賽優(yōu)質課金獎名師賽課獲獎課件

第五章組合邏輯電路1/391例1：設計三人表決電路（A、B、C）。每人一個按鍵，假如同意則按下，不一樣意則不按。結果用指示燈表示，多數(shù)同意時指示燈亮，不然不亮。1）首先指明邏輯符號取“0”、“1”含義。2）依據題意列出真值表。真值表三個按鍵A、B、C按下時為“1”，不按時為“0”。燈是F，燈亮為“1”，不然為“0”。2、例題2/392真值表3）畫出卡諾圖，并用卡諾圖化簡。ABC0001111001ABACBC3/3934）依據邏輯表示式畫出邏輯圖。&1&&ABBCF用與或門實現(xiàn)4/394&&&&ABCF若用與非門實現(xiàn)5/395甲乙兩校舉行聯(lián)歡會，入場券分紅、黃兩種，甲校學生持紅票入場，乙校學生持黃票入場。會場入口處如設一自動檢票機：符合條件者可放行，不然不準入場。試畫出此檢票機放行邏輯電路。6/396某汽車駕駛員培訓班進行結業(yè)考試，有三名評判員，其中A為主裁判員，B和C為副裁判員。在評判時，按照少數(shù)服從多數(shù)標準經過，但主裁判員認為合格，亦可經過。試用“與非”門組成邏輯電路實現(xiàn)此評判要求。7/397設A,B,C,D是一個8421碼四位，若此碼表示數(shù)字x符合x小于3或x大于6時，則輸出為1，不然為0。試用“與非”門組成邏輯圖。8/398某同學參加四門課程考試，要求以下：（1）課程A及格得1分，不及格得0分；（2）課程B及格得2分，不及格得0分；（3）課程C及格得4分，不及格得0分；（4）課程D及格得5分，不及格得0分。若總得分大于8分（含8分），就可結業(yè)。試用“與非”門畫出實現(xiàn)上述要求邏輯電路。9/399實現(xiàn)多位二進制數(shù)相加集成電路串行進位加法器組成：把n位全加器串聯(lián)起來，低位全加器進位輸出連接到相鄰高位全加器進位輸入。特點：進位信號是由低位向高位逐層傳遞，運算速度不高。2、多位加法器010/3910將兩個一位數(shù)A和B進行大小比較，普通有三種可能：A>B,A<B和A=B。所以比較器應有兩個輸入端：A和B；三個輸出端：FA>B,FA<B和FA=B。假設與比較結果相符輸出為1，不符為0，則可列出其真值表以下：1、一位數(shù)值比較器輸入

輸出ABF

A>BFA<BF

A=B0001101100100100100111/3911一位比較器邏輯圖

12/3912用與非門實現(xiàn)，而且低電平有效。13/39132、集成數(shù)值比較器（多位數(shù)值比較器）比較標準：1.先從高位比起，高位大數(shù)值一定大。2.若高位相等，則再比較低位數(shù)，最終止果由低位比較結果決定。請依據以上標準設計一下：每位比較應包含幾個輸入、輸出？14/3914四位數(shù)值比較器比較標準A3>B3

100A3=B3A2=B2A1=

B1A0=B0

010A3=B3A2=B2A1=

B1A0<B0

001A3=B3A2=B2A1=

B1A0>B0

100A3=B3A2=B2A1<B1

001

A3=B3A2=B2A1>

B1

100A3=B3A2<B2

001A3=B3A2>B2

100A3<B3

001

比較輸入

輸出

A3B3A2B2A1B1A0B0

FFF(A>B)(A=B)(A<B)15/3915單塊或多塊串聯(lián)時功效表

四位數(shù)值比較器74LS85功效表

級聯(lián)輸入端16/3916多塊并聯(lián)時功效表單塊或多塊串聯(lián)時功效表級聯(lián)輸入端17/3917

(1)

當應用一塊芯片來比較四位二進制數(shù)時，應使級聯(lián)輸入端“(A=B)i”端接1，“(A>B)i”端和“(A<B)i”端都接0，這么就能完整地比較出三種可能結果。

(2)若要擴展比較位數(shù)時，可應用級聯(lián)輸入端作片間連接。由功效表能夠看出,當A3A2A1A0=B3B2B1B0時，比較結果決定于“級聯(lián)輸入”端這說明：18/3918

四位數(shù)值比較器74LS85邏輯圖

19/3919四位數(shù)值比較器74LS85引腳圖應用“級聯(lián)輸入”端能擴展邏輯功效20/3920

比如，將兩片四位比較器擴展為八位比較器。

四位比較器擴展為八位比較器3、集成比較器功效擴展（1）串聯(lián)方式擴展能夠將兩片芯片串聯(lián)連接，即將低位芯片輸出端FA>B,FA<B和FA=B分別去接高位芯片級聯(lián)輸入端A>B,A<B和A=B，以下列圖所表示。這么，當高四位都相等時，就可由低四位來決定兩數(shù)大小。

21/3921例1：七位二進制數(shù)比較器。（采取兩片74L85）“1”必接好（A>B）i（A<B）iA>BA=BA<BA1B1A0B0A3B3A2B2（A=B）i74LS85（A>B）i（A<B）iA>BA=BA<BA1B1A0B0A3B3A2B2（A=B）i74LS85(1)(2)a3a2a1a0a6a5a4Ab3b2b1b0b6b5b4B高位片低位片22/3922四位比較器擴展為十六位比較器

（2）并聯(lián)方式擴展23/3923例2：設計三個四位數(shù)比較器，能夠對A、B、C進行比較，并能判斷：(1)三個數(shù)是否相等。(2)若不相等，A數(shù)是最大還是最小。比較標準：先將A與B比較，然后A與C比較，若A=BA=C，則A=B=C；若A>BA>C，則A最大；若A<BA<C，則A最小。能夠用兩片74LS85實現(xiàn)。分析24/3924A=B=C&&A最大A最小&（A>B）i（A<B）iA>BA=BA<BC1C0C3C2（A=B）i（A>B）i（A<B）iA>BA=BA<BB1B0B3B2（A=B）i11A1A0A3A2B1B0B3B2A1A0A3A2B1B0B3B2A1A0A3A2A與C作比較A與B作比較必接好必接好(1)(2)25/392574LS148功效表EIEOGS從功效表能夠看出，當EI=1時，表示電路禁止編碼，即不論7~0中有沒有有效信號，輸出C、B、A均為高電平（邏輯1），而且GS=EO=1。26/392674LS148功效表EIEOGS當E1=0時，表示電路允許編碼，假如7~0中有低電平(有效信號)輸入，則輸出C、B、A是申請編碼中級別最高編碼輸出(注意是反碼)，而且GS=0，EO=1；假如7~0中無有效信號輸入，則輸出C、B、A均為高電平，而且GS=1,EO=0。27/392774LS148功效表EIEOGS當GS=1,EO=0時，表示該電路允許編碼，但無碼可編；當GS=0

，

EO=1時，表示該電路允許編碼，而且正在編碼；

當GS=EO=1時，表示該電路禁止編碼，即無法編碼。

從另一個角度了解GS和EO作用28/3928三、譯碼器譯碼是編碼逆過程，即將某二進制代碼翻譯成電路某種狀態(tài)。1、二進制譯碼器及其集成器件二進制譯碼器作用：將n種輸入組合譯成2n種電路狀態(tài)。也叫n線---2n線譯碼器。譯碼器輸入——一組二進制代碼譯碼器輸出——一組高低電平信號常見二進制譯碼器有2—4線譯碼器、3—8線譯碼器和4—16線譯碼器。29/39292-4線譯碼器74LS139功效表

當E=0時，2—4譯碼器輸出函數(shù)分別為：假如用表示i端輸出，mi表示輸入地址變量A、B一個最小項，則輸出函數(shù)可寫成當使能端有效(E=0)時，它恰好是輸入變量最小項非。所以變量譯碼器也稱為最小項發(fā)生器。

（1）2-4線譯碼器30/3930&&&&AB2-4線譯碼器74LS139內部線路（邏輯圖）輸入控制端輸出1111131/39312-4線譯碼器74LS139管腳圖一片139內含有兩個2-4線譯碼器32/3932二---十進制編碼顯示譯碼器顯示器件在數(shù)字系統(tǒng)中，經常需要將運算結果用人們習慣十進制顯示出來，這就要用到顯示譯碼器。（1）顯示器件：

慣用是七段顯示器件。bcdefga2、數(shù)字顯示譯碼器(七段顯示譯碼器)33/3933優(yōu)點:工作電壓低?體積小?壽命長?可靠性高。缺點：工作電流比較大，每一段工作電流在10mA左右。半導體數(shù)碼管：依據二極管連接不一樣分為共陰?共陽兩種。以下列圖所表示：液晶顯示器：用于計算器?電子手表?電子詞典等。34/3934abcdfgabcdefg111111001100001101101e

七段數(shù)碼顯示器件工作原理：35/3935共陰極數(shù)碼顯示器真值表36/39360～15十六個字符顯示37/3937???D0D