三集成邏輯門電路

§3.1集成電路（IntegratedCircuit）概述按照集成度分類：一定大小的芯片上含有多少個(gè)門小規(guī)模集成電路SSI：1-50個(gè)門中規(guī)模集成電路MSI：50-100個(gè)門。大規(guī)模集成電路LSI：100-10000個(gè)門。超大規(guī)模集成電路VLSI：104-106個(gè)門常用的邏輯門和觸發(fā)器常用譯碼器、加法器、計(jì)數(shù)器、移位寄存器LSI、VLSI——只讀存儲器、隨機(jī)存儲器、微處理器、單片微處理機(jī)、位片式微處理器、高速乘法累加器、通用和專用數(shù)字信號處理器等按照組成電路的基本器件分類雙極性集成電路：主要以半導(dǎo)體三極管構(gòu)成單極性集成電路：主要以場效應(yīng)管構(gòu)成TTL：晶體管-晶體管邏輯電路HTL：高閾值邏輯電路ECL：射極耦合邏輯電路I2L：集成注入邏輯電路PMOS：P溝道MOSNMOS：N溝道MOSCMOS：PMOS–NMOS互補(bǔ)新型MOS電路：VMOS，DMOS，HMOSTTL和CMOS集成電路的比較TTL集成電路工作速度高，驅(qū)動(dòng)能力強(qiáng)，但功耗大，集成度低；CMOS集成電路集成度高，功耗低，超大規(guī)模集成電路基本上都是CMOS集成電路，其缺點(diǎn)是工作速度略低；目前已生產(chǎn)了BiCMOS器件，它由雙極型晶體管電路和MOS型集成電路構(gòu)成，能夠充分發(fā)揮兩種電路的優(yōu)勢，缺點(diǎn)是制造工藝復(fù)雜。適用于工作環(huán)境好、對處理速度要求高的場合適用于對處理速度要求不高，工作環(huán)境不理想的場合，尤其是工業(yè)干擾較大的環(huán)境電源輸入1輸出1輸入2輸出2輸入3輸出3輸入3輸出3接地集成電路舉例：TTL與非門§3.2特殊門電路——OC門用與非門來實(shí)現(xiàn)邏輯函數(shù)

將其化成與非式：ABCD1OC門是一種特殊的門電路，當(dāng)它的輸出端直接相連時(shí)，可以不需另加門電路即可實(shí)現(xiàn)“與”運(yùn)算這種連接方式稱為“線與”，可以節(jié)省門電路。ABCDFF§3.2特殊門電路——三態(tài)門TSL普通邏輯門電路有兩個(gè)輸出：0和1三態(tài)門的輸出除了0和1之外，還有一個(gè)“高阻態(tài)”；其輸入端也多了一個(gè)控制端，稱為“使能端”。“高阻態(tài)”相當(dāng)于將輸出端與其他端斷開控制輸入輸出EABF10011011110111100××高阻TTL與非門的典型電路圖TTL與非門e3c1T2b5c2T1T3F360ΩABCb1b3e2b4c4T4T5R1R2R4R3VO3kΩ750Ω100Ω3kΩc5c3R5+5VR1+5Vb1e1e2e3c1ABCTTL與非門的工作原理輸入級：由多發(fā)射極晶體管T1和電阻R1組成，實(shí)現(xiàn)與邏輯功能。中間級：由T2、R2、R3組成，c2e2同時(shí)輸出兩個(gè)相位相反的信號，保證T4和T5管一個(gè)導(dǎo)通時(shí)，另一個(gè)就截止。輸出級：由R4、R5、T3、T4、T5組成，T5是反相器，T3、T4組成復(fù)合管構(gòu)成一個(gè)射隨器，作為T5管的有源負(fù)載，與T5組成推拉式電路，圖TTL與非門e3c1T2b5c2T1T3F360ΩABCb1b3e2b4c4T4T5R1R2R4R3VO3kΩ750Ω100Ω3kΩc5c3R5+5VR1b1ABCc1圖TTL與非門e3c1T2b5c2T1T3F360ΩABCb1b3e2b4c4T4T5R1R2R4R3VO3kΩ750Ω100Ω3kΩc5c3R55VR1b1ABc11.工作原理：(１)當(dāng)A、B、至少有一個(gè)為低電平（VIL=0.3VVB1=VIL+VBE1=0.3+0.7=1VVC1≈0.3V，T2、T5截止，因?yàn)?/p>

IB3R2很小，VC2=VB3≈5V，T3、T4導(dǎo)通VO=VOH=VB3－VBE3－

VBE4≈3.6V，輸出F為高電平。(２)當(dāng)A、B、全為高電平VA=VB=3.6V時(shí)：VB1=VBC1+VBE2+VBE5=0.7×3=2.1V。T2和T5飽和導(dǎo)通，飽和壓降為0.3V。VC2=VCE2+VBE5=0.3V+0.7V=1V，T3微導(dǎo)通，T4截止。VO=VCES5=0.3V。即輸入端全為高電平時(shí)，輸出端為低電平。圖2-6TTL與非門e3c1T2b5c2T1T3F360ΩABCb1b3e2b4c4T4T5R1R2R4R3VO3kΩ750Ω100Ω3kΩc5c3R55VR1b1ABc12、電位關(guān)系、真值表(１)當(dāng)A、B、至少有一個(gè)為低電平（0.3V））時(shí)，

VO=VOH=3.6V。(２)當(dāng)A、B、全為高電平VIH=3.6V時(shí)，

VO=VOL=VCES5=0.3V。即：有0為1；全1為0真值表為：3.邏輯關(guān)系：Y=ABABF001101011110真值表二、TTL與非門的電壓傳輸特性（1）測試電路vIvOVV++－－(a)電壓傳輸特性測試電路&3.6321O0.511.522.533.5ABCDEVNLVNH(b)電壓傳輸特性vO(V)vI(V)VOFFVONAB段:截止區(qū)。vI＜0.6VT2、T5截止VO=3.6V傳輸特性BC段：線性區(qū)：0.6V＜vI＜1.3VCD段：過渡區(qū)1.3V＜VI＜1.4VDE段：飽和區(qū)vI＞1.4V以后傳輸特性BC段：線性區(qū)：0.6V＜vI＜1.3V這時(shí)T2管導(dǎo)通處于放大狀態(tài)，

VC2、

VO隨vI的增大而線性降低，故該段稱為線性區(qū)。由于T5管的基極電位還低于0.7V，故T5管仍截止。T3、T4管還是處于導(dǎo)通狀態(tài)CD段：過渡區(qū)1.3V＜VI＜1.4V，T5、T2、T3、T4導(dǎo)通，T2、T5管趨于飽和，T4趨于截止，輸出電壓VO隨VI增加急劇下降到低電平VO=0.3V。CD段中點(diǎn)對應(yīng)的輸入電壓稱閾值電壓VT（門檻電壓），VT=1.4V。VI＜VT：輸出高電平。VI＞VT：輸出低電平。DE段：飽和區(qū)vI＞1.4V以后，T3管微導(dǎo)通，T4管截止。T2、T5管飽和導(dǎo)通。圖2-6TTL與非門e3c1T2b5c2T1T3FA