Cadence DDR總線仿真技術

CadenceAllegroBusSimulation總線仿真——源同步分析孫海峰隨著電子設計的快速進步，總線速度的提高在PCB上的實現(xiàn)越來越難，這樣就催生了新的不受時鐘制約的時序系統(tǒng)，即源同步時序系統(tǒng)。源同步時序系統(tǒng)最大的優(yōu)點，就是大大提升了總線的速度，在理論上信號的傳送可以不受傳輸延遲的影響。源同步系統(tǒng)的基本結(jié)構(gòu)如下圖所示：選通信號?（源同步時鐘）圖1：源同步結(jié)構(gòu)示意圖D選通信號?（源同步時鐘）圖1：源同步結(jié)構(gòu)示意圖D■>Q廠>Q飛行時間恨持完全一致圖1是一個基本的源同步時鐘系統(tǒng)的結(jié)構(gòu)示意圖?？梢钥吹?，驅(qū)動芯片在發(fā)送數(shù)據(jù)信號的同時也產(chǎn)生了選通信號（Strobe）,而接收端的觸發(fā)器由該選通信號脈沖控制數(shù)據(jù)的讀取，因此，這個選通信號也可以稱為源同步時鐘信號。源同步時鐘系統(tǒng)中，數(shù)據(jù)和源同步時鐘信號是同步傳輸?shù)模ＷC這兩個信號的飛行時間完全一致，這樣只要在發(fā)送端的時序是正確的，那么在接收端也能得到完全正確的時序。整個系統(tǒng)在時序上的穩(wěn)定性完全體現(xiàn)在數(shù)據(jù)和選通信號的匹

配程度上，包括傳輸延遲的匹配，器件性能的匹配等等，只要兩者完全匹配，那么我們就可以保證系統(tǒng)時序的絕對正確，。然而，在實際的PCB設計中，我們往往不可能觀察到總線與選通信號的匹配程度，我們就需要借助新的設計仿真軟件，來實現(xiàn)這個功能，就此Cadence順應電子設計的大潮流，推出了DDR總線仿真工具BusSimulation用以進行源同步分析仿真。那么Cadenee軟件是如何來實現(xiàn)PCB的源同步時序分析的呢，接下來，我將詳細闡述這個過程。1、進入CadeneeAllegroSI仿真界面，如下圖所示：2、點擊OK進入SI仿真界面，并完成SI仿真基本流程，包括：模型庫添加、模型賦予、DC網(wǎng)絡值定義等等。HHPTCEModelsSPECTREModelsIBISModelsSPICEModelsIMLModelsModelNameM口delType1HHPTCEModelsSPECTREModelsIBISModelsSPICEModelsIMLModelsModelNameM口delType111DesiqnLinkA2IDIMMDesignLink3IDIMMDesigiiLiiik44PortESpiceDevice5h2posBoa.rdMode1&ElRDlUltoU2DesigiiLiiik7EIRD1U1t口E：RD2U2DesiqnLink8ElRDlU2t口EIRD2TJ1DesiqnLink9C20p_withpkgESpiceDevice10cableesp1ceEbpiceDevice11capa.cit口工20pFESpiceDevice12CDSDefau1tACTerminatorIbisTemiinatur13匚DSD已fauItInputIbislnpi.it14匚DED已fau丄tTnput._1p8vIhimlrL"t15CDSDefanItInput_2p5vIht16CDbDefau丄11nput_3pJvIhislnpi.1117匚DED已fau丄tTnput._5vIhimlrL"t18CDSDefault10Ibis10v|1□.—r.—.1<1l>MudelTypeFilterModelNamePaLttemICloseRefresh圖2：模型庫添加與管理n口口口dfe1+1-n口口口dfe1+1-:|+|-:.1+1-:|+|-:?!+!-:0-M口delAssigniiLent□IncludeORIGINALModelFPthinMapFileSignalMode1Assignment|DevicesBondWir巳s||RefD巳sPins||Conn巳utor占|DevTypeVaiue/RefdesSignalModel1364532-2_2_HE；SDC：2_1364532-213&4532-22-767004-2_0_MIC：TOR_2-767004-2_2-767004-2_SMT382N2222A_0_SOT23_FMMT2222AFMMT2222A2N2222A_SOT23_FMMT2222AFMMT2222A437-001_12_SFP_437-001437-00174ALVCH16244_2_TSSOP48_74ALVCH174ALVCH16244_TSSOP4874ALVt：+C3+n場U25場U26%U3476SElO8_DIPSUITCH16_AGILENTE5387ASMT74AL7CH16244_174ALVCH16244_174ALVCH16244_1.76SB0876SB08APROBEAGILAGILENTE5387As<111111IXDisplayFiltersDeviceType:*vDeviceClass:*Refdes:*vClearAllM口delAssignmentsPreferences..HelpPreferences..Help模型賦予圖4：DC直流網(wǎng)絡定義3、完成上述SI仿真基本步驟后，就可以開始進行SI分析，包括：反射、串擾、EMI、通道分析等等，這里就不再贅述。這里主要介紹的是新的PCB源同步時序分析工具BusSimulation,該總線仿真針對DDR的總線進行源同步時序分析。在源同步分析之前，我們先要對

DDR總線進行相關仿真設置。在SI仿真界面中，執(zhí)行Analyze->SI/EMISim->BusSetup命令，在彈出的tInitialize...ModelBrowser...ModelAssigrunent...ModelDump/Refresh...PreferencesAudittInitialize...ModelBrowser...ModelAssigrunent...ModelDump/Refresh...PreferencesAudit?Probe...KtalkTable...BusSetup...AssignEosStuolosHoses.3d.ZeleteSasaooSvitdOn：RisingEdgeDeratingTableFile：Ass：5iBusSifierModelsSelectClodcsAssignEosStuolosHoses.3d.ZeleteSasaooSvitdOn：RisingEdgeDeratingTableFile：Ass：5iBusSifierModelsSelectClodcsorStrobesAsszgiEnsSne“toClocksarStrobesExport.BufferModelToBeAssignedDQ_FU1LvDQFUIvDQFUILv||Iipart.AssignAssignAssign|OK|1ippl?1HelpSelecteddosHIDOItatsiotinBcs圖5：調(diào)用BusSetup下圖6即為調(diào)出的DDR總線信號的設置窗口，上方SelectBustoSetup區(qū)域為DDR總線基本設置，包括：BusName仿真總線名稱、BusDirection總線數(shù)據(jù)方向、ControllerRefdes總線控制器件、SwitchOn數(shù)據(jù)采樣沿等（與DDR1、DDR2、DDR3采樣沿一致）。此外，點擊CreateSimulationBus即可創(chuàng)建仿真總線。SelectBostoBusDirectioq：CVuiDirectianalCBidirectionalControllerfefdesFl圖6：總線信號設置一一DDR總線驅(qū)動與接收能力選擇""完成上方SelectBustoSetup區(qū)域的總線選擇基本設置后，接下來我們需

要設置具體仿真相關參數(shù)，分別包括：為總線賦予驅(qū)動與接收能力的AssignBusBufferModels選項卡，為DDR總線確定選通信號或時鐘信號的SelectClocksorStrobes選項卡，以及為選通信號或時鐘信號確定所需仿真的總線網(wǎng)絡的AssignBusXnetstoClocksorstrobes選項卡，其設置方式簡單明晰，如圖6-8所示。Export...Import...圖8：DDR總線信號設置——為選通信號或時鐘加載需要仿真的總線網(wǎng)絡圖7：DDR總線信號設置——選通信號（Strobe）或時鐘（Export...Import...圖8：DDR總線信號設置——為選通信號或時鐘加載需要仿真的總線網(wǎng)絡圖7：DDR總線信號設置——選通信號（Strobe）或時鐘（Clock）的選擇R1,SignalBusSetupEH國StrobeNameAssignBusComponentBufferModelsSelectflocksorStrobesAssignBusXnetstoClocksorStrobes［込1丄__》］最后，點擊OK完成DDR總線的仿真設置，下面就是源同步仿真了。4、完成BusSetup設置后，就可以進行BusSimulation源同步仿真了。執(zhí)行Analyze->SI/EMISim->BusSimulate命令，在彈出的AnalysisBus

Simulation仿真窗口中設置激勵源、選擇仿真類型等即可實現(xiàn)DDR總線仿真。圖9：調(diào)用總線仿真執(zhí)行該命令后彈出如下圖10所示的總線仿真對話框其中相關參數(shù)設置如下：CaseSelection表示case選擇，即可以進行單板仿真及多板的拼板仿真；BustoSimulate表示仿真總線，由前面的BusSetup步驟確定，還可以點擊后面的BusSetup來編輯總線；AssignBusStimulus用于設置總線仿真的激勵源；Fast/Typical/SlowMode用以選擇仿真模式，此由器件模型參數(shù)決定不同模式參數(shù)，該選擇與普通SI分析意義一致；ReceiverSelection用以選擇接收端；SimulationType用以確定仿真類型，有反射分析和綜合分析;SimulationOutput用以確定仿真完成之后輸出數(shù)據(jù)，包括仿真報告、波形以及電路文件等。5、在AnalysisBusSimulation窗口點擊AssignBusStimulus，在StimulusSetup窗口設置激勵源，如下圖所示：

圖11：總線分析激勵源設置在激勵源設置中，由于總線與選通信號或時鐘信號都是同步的（源同步信號），因此只需要設置選通信號的激勵即可執(zhí)行總線仿真。6、點擊OK完成總線仿真激勵源的設置，然后回到總線仿真的窗口中來，點擊下方Simulate命令，執(zhí)行總線分析:，如下圖所示。圖12：執(zhí)行總線仿真完成總線仿真后，輸出波形如下圖所示：

圖13：總線仿真輸出各節(jié)點波形從波形窗口，我們可以看到所有總線網(wǎng)絡的各個節(jié)點的時序波形，都明晰清楚的顯示出來，以此為參考或方向，既可以給我們DDR設計給予更多的便捷。源同步總線在PCB布線的設計上更為方便，設計者只需要嚴格保證線長的匹配即可，而不用太多的考慮信號走線本身的長度，