Canddence Sigrity中用Power SI進行DDR3走線阻抗與耦合檢查分析

CanddenceSigrity中用PowerSI進行走線阻抗與耦合檢查分析（組件ERC->TraceImp/cpl/refcheck)基于信號完整性考慮，檢查PCB阻抗和其耦合串?dāng)_是否滿足要求，是硬件工程師的必要工作。對于有較多高速或信號線的PCB來說，手動檢查費時費力效果也不好，非常容易漏掉一些關(guān)鍵點，有必要尋找一種自動檢查的方法。如下介紹基于仿真軟件Sigrity的自動檢查，其快速、準確，不僅降低了工程師的工作量，且改善了檢查的結(jié)果，有利于PCB的優(yōu)化。Sigrity軟件PowerSI進行走線阻抗與耦合檢查分析有兩點需要注意：第一個是這個功能計算出來的阻抗和SI9000會有一點偏差。第二個是其耦合度檢查只能檢查同層之間的耦合，對于不同層之間的耦合還無法進行檢查。不過在絕大多數(shù)的設(shè)計中，現(xiàn)有的這個功能已經(jīng)夠用了，通過這個方式可以非常快速的對整版或是重點關(guān)注的信號進行阻抗及耦合的檢查，找到設(shè)計的薄弱環(huán)節(jié)進行整改。3.2.1阻抗和耦合阻抗：在具有電阻、電感和電容的電路里，對交流電所起的阻礙作用叫做阻抗。阻抗常用Z表示；常見阻抗控制單端阻抗50歐有些特些場景要求控制40歐，如XC7Z010-DDR3VGA阻抗75歐差分阻抗100歐有些特些場景要求控制80歐，如XC7Z010-DDR3USB的差分阻抗90歐LVDS、HDMI、SATA100歐耦合性：couping,也叫耦合度，是對模塊間關(guān)聯(lián)程度的度量。耦合的強弱取決與模塊間接品的復(fù)雜性、調(diào)用模塊的方式以及通過界面?zhèn)魉蛿?shù)據(jù)的多少？3.3以仿XC7Z010CLG400與2片32位DDR3阻抗和耦合分析為例1POWERSISigritySuiteManager->PowerSI->powerSI->選擇組件ERC->TraceImp/cpl/refcheckImp/cpl:表示阻抗和耦合設(shè)置仿真參數(shù)檢查和設(shè)置:loadLayoutFile->.brd文件(.Spd)->保存->看output報告。1)在載入.brd文件時，powerSI軟件自動跳轉(zhuǎn)至”ModelExtraction”的界面了，這時我們要重新選擇ERC組件。2)有問題要修改。比如短路等，在轉(zhuǎn)換的時候會有些出錯。這一步需要點時間，保存就是在核對的過程。檢查疊層：checkstackup->->viewMaterial->焊盤的設(shè)置修改成實際的板厚、基材等信息。要根據(jù)廠家的信息來填寫。材料參數(shù)：可以通過viewMaterial按鈕查看。焊盤的設(shè)置：環(huán)氧樹脂是BT;Er為材料的介電常數(shù)；Losstangent損耗因數(shù)；Detectandmodelthecoplanartraces共面軌跡的檢測與建模選取網(wǎng)絡(luò)：prepareNets->SetupP/Gnets->next將所有的電源網(wǎng)絡(luò)歸類到電源大類(右鍵->classifyaspowernets)->next（左邊一列所有的電源參考平面都為地需要填寫GND，右邊一列所有的電源都得填寫各自電壓）->finish選取器件：器件選擇把要仿真的網(wǎng)絡(luò)對應(yīng)的器件（這里面我們選取CPU以及對應(yīng)的兩片DDR3）選取網(wǎng)絡(luò)->需要仿真的電源網(wǎng)絡(luò)以及信號網(wǎng)絡(luò)。1）選取電源網(wǎng)絡(luò)：選取模塊需要的供電電源網(wǎng)絡(luò)；注意：選取的差分網(wǎng)絡(luò)，對于P端要賦予正極的標注。勾選模式，第一個必須勾選，其它三個根據(jù)各自情況勾選（前面有勾即為模式勾選成功。）Optional:setupnetgroups選擇發(fā)送端芯片或內(nèi)存控制器或者直接找，輸入U1;網(wǎng)絡(luò)我們之前已經(jīng)選擇過，該步驟直接跳過，點擊下一步。串阻之間的value值需要補上，根據(jù)實際情況，比如22歐姆或33歐姆。設(shè)置ERC仿真參數(shù)，保存文件，到此參數(shù)設(shè)置完成，即可運行仿真。3.3.1DDR3阻抗連續(xù)性和耦合仿真分析第一步：打開powersi，提取當(dāng)前的電路板工程文件，提取完成后會自動生成.spd格式的文件。第二步：軟件會根據(jù)brd文件自動生成一個默認的層疊信息，根據(jù)實際電路板情況進行參數(shù)調(diào)整在第五步中：在選擇信號網(wǎng)絡(luò)時，只要是差分網(wǎng)絡(luò)都要設(shè)置正負極。選取芯片需要仿真的網(wǎng)絡(luò)。第七步：點擊SetupAnalysisNetGroups，指定各個元件的模型，在彈出的SelectTxComponentormemorycontroller中，選擇要仿真的走線的TX端的元件，勾選后點擊下一步。在彈出的SelectRxormemoryComponent中，選擇要仿真的走線的Rx端的元件，勾選后點擊下一步。進入AssignsignalnettoP/Gnet界面，進行電源和GND網(wǎng)絡(luò)設(shè)置。軟件會自動加載相關(guān)的網(wǎng)絡(luò)。若網(wǎng)絡(luò)有錯誤，可通過鼠標右鍵選擇修改網(wǎng)絡(luò)的屬性。完成后點擊下一步。進入SelectnetsandassignnetpropertiestoformNetGroups界面，選擇要進行仿真的網(wǎng)絡(luò)，根據(jù)實際走線進行分組。例如在DDR仿真中，數(shù)據(jù)線可按照0-7，8-15,16-23，24-32的方法對數(shù)據(jù)進行分組。完成后點擊下一步進入PreviewNetGroups界面，查看已經(jīng)創(chuàng)建完成的信號分組情況。完成后點擊Finish，完成仿真走線提取。第八步：點擊Select:RunERCSimonly，進入走線參數(shù)設(shè)置界面，在彈出的窗口中，勾選阻抗和耦合系數(shù)檢查，兩個仿真項目都進行勾選。設(shè)置走線的耦合百分比為1/%，上升時間為100ps。選擇CheckbyNetGroup，仿真軟件只對我們剛才選擇的網(wǎng)絡(luò)進行阻抗和耦合檢查。全部完成后點擊Finish，完成仿真走線參數(shù)設(shè)置。第九步：點擊SaveFile，進行錯誤檢查并保存設(shè)置好參數(shù)的文件3.3.2仿真結(jié)果分析軟件共有十幾項分析結(jié)果可以查看3.3.2.1阻抗信息匯總分析根據(jù)本匯總信息，即可相應(yīng)地修改PCB文件，直到滿足設(shè)計阻抗的要求為止。3.3.2.2耦合信息匯總分析查看耦合分析表格，報告內(nèi)容包括網(wǎng)路序號、網(wǎng)絡(luò)名稱、最大干擾源、最大耦合系數(shù)、最大耦合系數(shù)所占走線長度的百分比、耦合系數(shù)大于0.05的走線長度百分比、耦合系數(shù)在0.01-0.05的走線長度百分比、總的耦合參考數(shù)值等內(nèi)容。3.3.2.3參考層詳細表3.3.2.4阻抗在PCB中的體現(xiàn)3.3.2.5耦合在PCB中的分布圖3.3.2.6阻抗折疊圖查看所有網(wǎng)絡(luò)的走線阻抗彩圖，在彩圖上面有一排工具欄?？梢赃x擇查看的差分對，對不同的走線進行單獨的顯示和查看，雙擊圖中任何線段，對應(yīng)的走線會高亮顯示。3.3.2.7阻抗擴展圖3.3.2.8耦合折疊圖3.3.2.9耦合擴展圖3.3.2.10參考平面擴展圖3.4仿真總結(jié)1軟件不能仿真上下鄰層無參考層的走線，如下面這個走線，其走線區(qū)域是凈空未鋪GND銅2仿真不考慮器件焊盤、過孔的影響SPEED2000會把孔考慮進去。3作為