eda流水燈實驗報告

試驗目的CPLD/FPGA軟件的使用方法及VHDLHerilongHDL頂層模塊的設計。學習和體會分支條件語句cascFPGAI/O口的輸出把握。試驗內(nèi)容SmartSOPC8KEY1~KEY88LED1~LED8SmartSOPCKEY1~KEY8JP6158156連。本試驗的內(nèi)容是要求在SmartSOPC8KEY1~KEY8光二極管，如假設KEY3LED1~LED3時也能保持亮的狀態(tài)。試驗原理FPGA的全部I/OI/O這種配置是系統(tǒng)自動完成的，一旦該I/O時，該I/OI/OI/OKEY1~KEY8測到鍵盤輸入的狀況下，連續(xù)推斷其鍵盤值并作出相應的處理。最終拿出跳線短接帽跳接到JP6LED1~LED7、KEY1~KEY8LED1~LED8KEY1~KEY8AlteraByteBlasterPC機并口和QuickSOPCJTAGFPGAKEY1~KEY8觀看LED1~LED8試驗步驟1．啟動QuartusⅡ建立一個空白工程，然后命名為keyboard。2．源程序文件命名為keyboard，并選擇器件為Altera公司CycloneEPIC12Q240C81—11—1建VeriogHDL1—2(1)，則找出并更正錯誤，1—2〔2〕就表示編譯成功了〔warings可以不考慮。11—2(1)1—2〔2〕[Assignments]下的[pins]。安排好1—31—321—4示。1—4最終拿出跳線短接帽跳接到JP6LED1~LED7、KEY1~KEY8LED1~LED8KEY1~KEY8AlteraByteBlasterPC機并口和QuickSOPCJTAGFPGA〔如圖1-的任意鍵，觀看LED1~LED81—5[Start]即可下載燒錄了。3試驗程序libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;entitykeyboardisport(key_8bit:INstd_logic_vector(7downto0);led_8bit:OUTstd_logic_vector(7downto0));endkeyboard;architecturekeyboardofkeyboardissignaltmp:std_logic_vector(7downto0);beginprocess(key_8bit)begincasekey_8bitiswhen“11111110“=>tmp<=“11111110“;when“11111101“=>tmp<=“11111101“;when“11111011“=>tmp<=“11111011“;when“11110111“=>tmp<=“11110111“;when“11101111“=>tmp<=“11101111“;when“11011111“=>tmp<=“11011111“;when“10111111“=>tmp<=“10111111“;when“01111111“=>tmp<=“01111111“;whenothers=>tmp<=“ZZZZZZZZ“;endcase;