數(shù)字下變頻器的設(shè)計(jì)與實(shí)現(xiàn)課件

1

數(shù)字下變頻器的設(shè)計(jì)實(shí)現(xiàn)

現(xiàn)代電子系統(tǒng)設(shè)計(jì)1現(xiàn)代電子系統(tǒng)設(shè)計(jì)2實(shí)驗(yàn)?zāi)康呐c實(shí)驗(yàn)要求實(shí)驗(yàn)?zāi)康睦斫鈹?shù)字下變頻器的基本原理掌握數(shù)字下變頻器的設(shè)計(jì)方法學(xué)習(xí)如何用Matlab輔助完成FPGA設(shè)計(jì)實(shí)驗(yàn)要求根據(jù)給定的數(shù)字下變頻器性能指標(biāo)要求，利用Matlab輔助完成各功能模塊的參數(shù)設(shè)計(jì)完成數(shù)字下變頻器的FPGA設(shè)計(jì)，進(jìn)行時(shí)序仿真，并對(duì)結(jié)果進(jìn)行分析2實(shí)驗(yàn)?zāi)康呐c實(shí)驗(yàn)要求實(shí)驗(yàn)?zāi)康?實(shí)驗(yàn)背景知識(shí)相關(guān)先修課程數(shù)字信號(hào)處理軟件無線電實(shí)驗(yàn)涉及到的相關(guān)基本原理數(shù)字下變頻器多速率信號(hào)處理CIC抽取濾波器FIR濾波器3實(shí)驗(yàn)背景知識(shí)相關(guān)先修課程4

本講主要內(nèi)容

一、數(shù)字下變頻器的基本原理

三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)

四、擴(kuò)展實(shí)驗(yàn)

二、數(shù)字下變頻器的Matlab設(shè)計(jì)4本講主要內(nèi)容一、數(shù)字下變頻器的基本原理三、數(shù)字下5一、數(shù)字下變頻器的基本原理1、數(shù)字變頻與軟件無線電數(shù)字變頻是實(shí)現(xiàn)軟件無線電的核心技術(shù)之一。模擬變頻VS.數(shù)字變頻模擬變頻：混頻器具有非線性；模擬本振的頻率穩(wěn)定度、相位噪聲、溫度漂移、轉(zhuǎn)換速率等性能指標(biāo)較差。數(shù)字變頻：載頻與數(shù)字濾波器系數(shù)具有可編程性；數(shù)字混頻不存在非線性失真；數(shù)字濾波頻響特性好。思考：軟件無線電可采用哪幾種類型的數(shù)字化方式？從工程實(shí)現(xiàn)角度出發(fā)，現(xiàn)階段那種方式比較合適？5一、數(shù)字下變頻器的基本原理1、數(shù)字變頻與軟件無線電思考：軟6一、數(shù)字下變頻器的基本原理2、數(shù)字下變頻組成數(shù)字下變頻器（DigitalDown-ConvertersDDC）由數(shù)字混頻器、數(shù)字頻率合成器和低通濾波器三部分組成。x(t)LPFLPFx(n)A/D6一、數(shù)字下變頻器的基本原理2、數(shù)字下變頻組成x(t)LPF7一、數(shù)字下變頻器的基本原理3、數(shù)字下變頻功能進(jìn)行頻譜搬移降低采樣速率通過抽取將高速采樣信號(hào)降低為低速基帶采樣信號(hào)。x(t)LPFLPFx(n)A/D7一、數(shù)字下變頻器的基本原理3、數(shù)字下變頻功能降低采樣速率8一、數(shù)字下變頻器的基本原理4、如何設(shè)計(jì)數(shù)字下變頻器中的低通濾波器？單級(jí)實(shí)現(xiàn)采樣速率高、過渡帶寬窄導(dǎo)致濾波器階數(shù)巨大，工程上難以實(shí)現(xiàn)。多級(jí)實(shí)現(xiàn)分級(jí)抽取，每一級(jí)設(shè)計(jì)不同的過渡帶寬，可有效減小各級(jí)所需濾波器的階數(shù)。進(jìn)一步改進(jìn)措施

采用積分梳狀（CascadedIntegrator-Comb

CIC）濾波器，降低對(duì)計(jì)算量的要求。帶來的問題通帶內(nèi)的衰減，由CIC補(bǔ)償濾波器對(duì)幅頻相應(yīng)進(jìn)行補(bǔ)償。8一、數(shù)字下變頻器的基本原理4、如何設(shè)計(jì)數(shù)字下變頻器中的低通9一、數(shù)字下變頻器的基本原理4、如何設(shè)計(jì)數(shù)字下變頻器中的低通濾波器？X(n)CIC補(bǔ)償FIRFIRCICFIRADX(t)補(bǔ)償FIR9一、數(shù)字下變頻器的基本原理4、如何設(shè)計(jì)數(shù)字下變頻器中的低通10二、數(shù)字下變頻器的Matlba設(shè)計(jì)1、UHF波段戰(zhàn)術(shù)電臺(tái)數(shù)字下變頻器設(shè)計(jì)指標(biāo)設(shè)計(jì)內(nèi)容指標(biāo)要求中頻頻率21.4MHzAD采樣速率57.6MHz（14比特）信號(hào)帶寬160kHz基帶采樣速率720kHz通帶波動(dòng)小于0.1dB阻帶截止頻率100kHz阻帶衰減-60dBCIC濾波器混疊抑制-80dB10二、數(shù)字下變頻器的Matlba設(shè)計(jì)1、UHF波段戰(zhàn)術(shù)電臺(tái)11二、數(shù)字下變頻器的Matlba設(shè)計(jì)2、設(shè)計(jì)步驟步驟一：確定數(shù)字頻率合成器輸出頻率fc=21.4MHz步驟二：確定總抽取率DD=57.6MHz／720kHz=80步驟三：確定各級(jí)濾波器設(shè)計(jì)參數(shù)CIC濾波器：抽取率、級(jí)數(shù)補(bǔ)償濾波器和FIR濾波器：抽取率、階數(shù)及系數(shù)11二、數(shù)字下變頻器的Matlba設(shè)計(jì)2、設(shè)計(jì)步驟12二、數(shù)字下變頻器的Matlba設(shè)計(jì)3、CIC抽取濾波器設(shè)計(jì)抽取對(duì)數(shù)字頻譜的影響分析 頻譜擴(kuò)展+頻譜疊加

要求頻域中只含有小于π/D的頻率分量12二、數(shù)字下變頻器的Matlba設(shè)計(jì)3、CIC抽取濾波器設(shè)13二、數(shù)字下變頻器的Matlba設(shè)計(jì)3、CIC抽取濾波器設(shè)計(jì)CIC濾波器幅頻響應(yīng)(D=8N=5)CIC濾波器幅頻響應(yīng)衰減值：最大混疊出現(xiàn)在什么位置？fBfS/D-

fB13二、數(shù)字下變頻器的Matlba設(shè)計(jì)3、CIC抽取濾波器設(shè)143、CIC抽取濾波器設(shè)計(jì)抽取率D1

級(jí)數(shù)N二、數(shù)字下變頻器的Matlba設(shè)計(jì)阻帶衰減指標(biāo)滿足抗混疊要求D=20D=40N=4-90.444dB-64.5dBN=5-113.0555dB-80.6261dB143、CIC抽取濾波器設(shè)計(jì)二、數(shù)字下變頻器的Matlba設(shè)15二、數(shù)字下變頻器的Matlba設(shè)計(jì)3、CIC抽取濾波器設(shè)計(jì)hcic=mfilt.cicdecim(R,M,N,IWL,OWL);參數(shù)取值意義R40CIC濾波器抽取率M1微分延遲值N5CIC濾波器級(jí)數(shù)IWL14輸入字長OWL18輸出字長15二、數(shù)字下變頻器的Matlba設(shè)計(jì)3、CIC抽取濾波器設(shè)16二、數(shù)字下變頻器的Matlba設(shè)計(jì)3、CIC抽取濾波器設(shè)計(jì)CIC濾波器幅頻響應(yīng)(D=40N=5)fs/2=28.8MHzfs/D=1.44MHz16二、數(shù)字下變頻器的Matlba設(shè)計(jì)3、CIC抽取濾波器設(shè)174、CIC補(bǔ)償濾波器設(shè)計(jì)補(bǔ)償CIC濾波器通帶內(nèi)的衰減完成D2=2的抽取d=fdesign.decimator(D,'ciccomp',M,Nsecs,Fpass,Fstop,Apass,Astop,Fs_in);參數(shù)取值意義Fpass80kHz通帶截止頻率Fstop640kHz阻帶截止頻率Apass0.01通帶截止頻率處衰減值A(chǔ)stop60阻帶截止頻率處衰減值Fs_in1.44MHz濾波器輸入采樣速率二、數(shù)字下變頻器的Matlba設(shè)計(jì)174、CIC補(bǔ)償濾波器設(shè)計(jì)d=fdesign.deci184、CIC補(bǔ)償濾波器設(shè)計(jì)補(bǔ)償效果圖二、數(shù)字下變頻器的Matlba設(shè)計(jì)184、CIC補(bǔ)償濾波器設(shè)計(jì)補(bǔ)償效果圖二、數(shù)字下變頻器的Ma194、CIC補(bǔ)償濾波器設(shè)計(jì)2級(jí)濾波器級(jí)聯(lián)后的幅頻響應(yīng)特性二、數(shù)字下變頻器的Matlba設(shè)計(jì)194、CIC補(bǔ)償濾波器設(shè)計(jì)2級(jí)濾波器級(jí)聯(lián)后的幅頻響應(yīng)特性二205、FIR濾波器設(shè)計(jì)通帶波紋指標(biāo)：小于0.1dB阻帶衰減指標(biāo)：-60dBd=fdesign.decimator(1,'lowpass','N,Fp,Fst',N,Fpass,Fstop,Fs_fir);參數(shù)取值意義N140濾波器階數(shù)-1Fpass80kHz通帶截止頻率Fstop100kHz阻帶截止頻率Fs_in720kHz濾波器輸入采樣速率二、數(shù)字下變頻器的Matlba設(shè)計(jì)205、FIR濾波器設(shè)計(jì)d=fdesign.decima213級(jí)濾波器級(jí)聯(lián)后的幅頻響應(yīng)特性二、數(shù)字下變頻器的Matlba設(shè)計(jì)213級(jí)濾波器級(jí)聯(lián)后的幅頻響應(yīng)特性二、數(shù)字下變頻器的Matl22二、數(shù)字下變頻器的Matlba設(shè)計(jì)22二、數(shù)字下變頻器的Matlba設(shè)計(jì)23二、數(shù)字下變頻器的Matlba設(shè)計(jì)實(shí)驗(yàn)設(shè)計(jì)指標(biāo)設(shè)計(jì)內(nèi)容指標(biāo)要求中頻頻率21.4MHzAD采樣速率57.6MHz（14比特）信號(hào)帶寬200kHz基帶采樣速率900kHz通帶波動(dòng)小于0.3dB阻帶截止頻率120kHz阻帶衰減-60dBCIC濾波器混疊抑制-60dB你感興趣的數(shù)字下變頻器設(shè)計(jì)23二、數(shù)字下變頻器的Matlba設(shè)計(jì)實(shí)驗(yàn)設(shè)計(jì)指標(biāo)設(shè)計(jì)內(nèi)容指24

本講主要內(nèi)容

一、數(shù)字下變頻器的基本原理

三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)

四、擴(kuò)展實(shí)驗(yàn)

二、數(shù)字下變頻器的Matlab設(shè)計(jì)24本講主要內(nèi)容一、數(shù)字下變頻器的基本原理三、數(shù)字25三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)1、Top-down的功能模塊劃分頂層控制模塊數(shù)字下變頻模塊時(shí)鐘產(chǎn)生模塊DDS模塊數(shù)字混頻模塊接口模塊CIC濾波模塊補(bǔ)償濾波模塊FIR濾波模塊25三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)1、Top-down的功262、實(shí)現(xiàn)數(shù)字下變頻器可使用的IP核（xilinx）數(shù)字混頻器----乘法器IP數(shù)字控制振蕩器----DDSIPCIC濾波器---CICFILTERIP補(bǔ)償濾波器與FIR濾波器---MACFIRIP時(shí)鐘產(chǎn)生---DCM三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)思考：IP核使用的要點(diǎn)有哪些？262、實(shí)現(xiàn)數(shù)字下變頻器可使用的IP核（xilinx）三、數(shù)27數(shù)字混頻器----乘法器IP端口數(shù)據(jù)類型：有符號(hào)、無符號(hào)輸入/輸出數(shù)據(jù)位寬三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)27數(shù)字混頻器----乘法器IP三、數(shù)字下變頻器的F28數(shù)字混頻器----乘法器IP端口數(shù)據(jù)類型：有符號(hào)、無符號(hào)輸入/輸出數(shù)據(jù)位寬三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)28數(shù)字混頻器----乘法器IP三、數(shù)字下變頻器的F29三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)數(shù)字控制振蕩器----DDSIPDDSclockrate：DDS輸出數(shù)據(jù)時(shí)鐘數(shù)率SFDR：對(duì)DDS輸出產(chǎn)生的帶外噪聲的要求FrequencyResolution：頻率分辨率設(shè)置為10Hz，則DDS的最低分辨率可調(diào)至10Hz數(shù)量級(jí)OutputFrequency：輸出頻率fc（可固定或周期性變化）29三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)數(shù)字控制振蕩器----D30三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)數(shù)字控制振蕩器----DDSIP30三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)數(shù)字控制振蕩器----D31三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)數(shù)字控制振蕩器----DDSIP31三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)數(shù)字控制振蕩器----D32三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)數(shù)字控制振蕩器----DDSIP32三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)數(shù)字控制振蕩器----D33三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)CIC濾波器---CICFILTERIP輸入數(shù)據(jù)位寬CIC濾波器級(jí)數(shù)差分延遲抽取/內(nèi)插因子33三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)CIC濾波器---CIC34三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)補(bǔ)償濾波器與FIR濾波器---MACFIRIP濾波器類型：?jiǎn)嗡俾?、?nèi)插、抽取濾波器設(shè)置：內(nèi)插次數(shù)、抽取次數(shù)、多通道數(shù)量系數(shù)設(shè)置：系數(shù)位寬、系數(shù)類型（有符號(hào)、無符號(hào)）時(shí)鐘設(shè)置：系統(tǒng)時(shí)鐘及數(shù)據(jù)輸入速率34三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)補(bǔ)償濾波器與FIR濾波器35三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)補(bǔ)償濾波器與FIR濾波器---MACFIRIP系數(shù)設(shè)置35三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)補(bǔ)償濾波器與FIR濾波器36三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)補(bǔ)償濾波器與FIR濾波器---MACFIRIP時(shí)鐘設(shè)置36三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)補(bǔ)償濾波器與FIR濾波器373、實(shí)現(xiàn)時(shí)需要注意的細(xì)節(jié)系統(tǒng)工作時(shí)鐘速率的選擇必要條件：滿足信號(hào)輸入速率對(duì)計(jì)算的要求時(shí)鐘速度對(duì)系統(tǒng)性能的影響思考：如何優(yōu)化？三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)共同決定了需要用實(shí)現(xiàn)FIR濾波器所需的資源。373、實(shí)現(xiàn)時(shí)需要注意的細(xì)節(jié)三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)共383、實(shí)現(xiàn)時(shí)需要注意的細(xì)節(jié)嚴(yán)格考慮溢出問題CIC抽取濾波器內(nèi)部字長：Bmax=[N*log2(D*M)+Bin-1]在我們的設(shè)計(jì)參數(shù)下，Bmax=Bin+15三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)383、實(shí)現(xiàn)時(shí)需要注意的細(xì)節(jié)三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)393、實(shí)現(xiàn)時(shí)需要注意的細(xì)節(jié)數(shù)據(jù)位寬的確定與數(shù)據(jù)截取三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)CIC補(bǔ)償FIRFIRAD141428436285注意：輸出位寬=輸入位寬+系數(shù)位寬+log2（濾波器階數(shù)）-1FIR濾波器系數(shù)位寬為16比特393、實(shí)現(xiàn)時(shí)需要注意的細(xì)節(jié)三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)C403、實(shí)現(xiàn)時(shí)需要注意的細(xì)節(jié)數(shù)據(jù)位寬的確定與數(shù)據(jù)截取三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)CIC補(bǔ)償FIRFIRAD141416436285403、實(shí)現(xiàn)時(shí)需要注意的細(xì)節(jié)三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)C413、實(shí)現(xiàn)時(shí)需要注意的細(xì)節(jié)數(shù)據(jù)位寬的確定與數(shù)據(jù)截取三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)CIC補(bǔ)償FIRFIRAD141416315073413、實(shí)現(xiàn)時(shí)需要注意的細(xì)節(jié)三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)C423、實(shí)現(xiàn)時(shí)需要注意的細(xì)節(jié)數(shù)據(jù)位寬的確定與數(shù)據(jù)截取三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)CIC補(bǔ)償FIRFIRAD141416185073注意：MACFIRIP核的輸入數(shù)據(jù)位寬最大為18比特423、實(shí)現(xiàn)時(shí)需要注意的細(xì)節(jié)三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)C433、實(shí)現(xiàn)時(shí)需要注意的細(xì)節(jié)數(shù)據(jù)位寬的確定與數(shù)據(jù)截取三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)CIC補(bǔ)償FIRFIRAD141416183760433、實(shí)現(xiàn)時(shí)需要注意的細(xì)節(jié)三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)C443、實(shí)現(xiàn)時(shí)需要注意的細(xì)節(jié)數(shù)據(jù)位寬的確定與數(shù)據(jù)截取三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)CIC補(bǔ)償FIRFIRAD141416181860443、實(shí)現(xiàn)時(shí)需要注意的細(xì)節(jié)三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)C453、實(shí)現(xiàn)時(shí)需要注意的細(xì)節(jié)數(shù)據(jù)位寬的確定與數(shù)據(jù)截取三、數(shù)字下變頻器的FPGA實(shí)現(xiàn)CIC補(bǔ)償FIRFI