超強(qiáng)pcb布線設(shè)計(jì)經(jīng)驗(yàn)談附原理圖

星期一08/30/201010:38—頂踩超強(qiáng)PCB布線設(shè)計(jì)經(jīng)驗(yàn)談附原理圖(一在激烈競(jìng)爭(zhēng)的電池供電市場(chǎng)中，由于成本指標(biāo)限制，設(shè)計(jì)人員常常使用雙面板。盡管多層板(4層、68層)采用雙面板。在本文中，討論自動(dòng)布線功能的正確使用和錯(cuò)誤使用，有無地平面時(shí)電流回路的設(shè)計(jì)設(shè)計(jì)PCB時(shí)，往往很想使用自動(dòng)布線。通常，純數(shù)字的電路板(尤其信號(hào)電平比較低，電路密度比較小時(shí))(12位A/D轉(zhuǎn)換器MCP32022.5V參考電壓源MCP4125)放在電路板的最右側(cè)，這種布局確保了這些模擬下面不會(huì)有數(shù)字地信號(hào)經(jīng)過。3a3b45所示。在手工布線時(shí)，為確保正確實(shí)現(xiàn)電路，需要遵循一電路盡量靠近電源連接端放置，這樣做可以降低由數(shù)字開關(guān)引起的di/dt效應(yīng)。共用回路的。如遵循以下第4條和第5條準(zhǔn)則，是可以這樣做的。對(duì)于地平面或接地走線的感抗部分，計(jì)算為V=Ldi/dt，其中V是產(chǎn)生的電壓，L是地平面或接地走線的感抗，di是數(shù)字器件的電流變化，dt是持續(xù)時(shí)間。對(duì)地線阻抗部分的影響，其計(jì)算為V=RI,其中，V是產(chǎn)生的電壓，R是地平面或接地走線的阻抗，I是由數(shù)字器件引起的電流變化。經(jīng)過模擬器件的地平面或接地走線上的這些電壓變化，將改變信號(hào)鏈中信號(hào)和地之間的關(guān)系(即信號(hào)的對(duì)地電壓)。于地平面或接地走線的感抗，V=Ldi/dt；對(duì)于地平面或接地走線的阻抗，V=RI。與數(shù)字電流一樣，高6如果不能采用地平面，可以采用“星形”)回路的非常有效的方法，我們面討論的圖4和圖5的布線也采用了這種技術(shù)。超強(qiáng)PCB布線設(shè)計(jì)經(jīng)驗(yàn)談附原理圖(二PCB布線引起通常為0.1mF。系統(tǒng)供電電源側(cè)需要另一類電容，通常此電容值大約為10mF。器件(對(duì)于0.1mF電容)或供電電源(對(duì)于10mF電容)。路電容，這些高頻信號(hào)可能通過電源引腳進(jìn)入敏感的模擬。一般來說，這些高頻信號(hào)的頻率超出模擬1在模擬和數(shù)字PCB設(shè)計(jì)中，旁路或去耦電容(1mF)應(yīng)盡量靠近器件放置。供電電源去耦電容恰當(dāng)。電路板中電子元器件和線路受電磁干擾(EMI)的可能性降低了679/12.8倍或約54倍”要“V=其中，V=電壓的變化；L=電路板走線感抗；dI=流經(jīng)走線的電流變化；dt環(huán)路，并很可能會(huì)產(chǎn)生噪聲。電源線和地線配合不當(dāng)?shù)腜CB設(shè)計(jì)示例如圖2所示。一的It(電流隨時(shí)間的變化)效應(yīng)，一效應(yīng)會(huì)改變地電勢(shì)并會(huì)使噪進(jìn)路板的最遠(yuǎn)端，也就是線路的末端。這樣做是為了圖4(左)將數(shù)字開關(guān)動(dòng)作和模擬電路，將電路的數(shù)字和模擬部分分開。(右)要盡可能將高頻和低頻分5在PCB上布兩條靠近的走線，很容易形成寄生電容。由于這種電容的存在，在一條走線上的快速電如上所述，在每個(gè)PCB設(shè)計(jì)中，電路的噪聲部分和“安靜”部分(非噪聲部分)要分隔開。一般來說，數(shù)字電路“富含”噪聲，而且對(duì)噪聲不敏感(因?yàn)閿?shù)字電路有較大的電壓噪聲容限)；相反，模擬電路的電壓噪聲容如圖4所示。PCB設(shè)計(jì)中很容易形成可能產(chǎn)生問題的兩種基本寄生元件：寄生電容和寄生電感。設(shè)計(jì)電路板時(shí)，放置d在電容方程的分母中，d增加，容抗會(huì)降低?？筛淖兊牧硪粋€(gè)變量是兩條走線的長(zhǎng)度。在這種情況下，長(zhǎng)度L降低，兩條走線之間的容抗也會(huì)降低。的電場(chǎng)，如圖5所示。為很難在環(huán)境中測(cè)試出產(chǎn)品的最終成功與否。因此，盡管數(shù)字和模擬電路的布線策略存在相似之處，還是要認(rèn)識(shí)到對(duì)待其布線策略的差別。超強(qiáng)PCB布線設(shè)計(jì)經(jīng)驗(yàn)談附原理圖(三寄生電容進(jìn)行量化，并提供一個(gè)可清楚看到寄生電容對(duì)電1在PCB上布兩條靠近的走線，很容易產(chǎn)生寄生電容。由于這種寄生電容的存在，在一條走線上的快28CMOS16位D/A轉(zhuǎn)換器。在此圖的左側(cè)，在VDD和地之間跨接了兩個(gè)數(shù)字電位器(U3a和U3b)，其抽頭輸出連接到兩個(gè)運(yùn)放(U4a和U4b)U2U3通過與單片機(jī)(U1)SPI8D/AVDD5V，那么這些D/ALSB大小等于19.61mV。端是高阻抗的，將數(shù)字電位器與電路其它部分開了。這兩個(gè)放大器配置為其輸出擺幅限制不會(huì)超出第走線上的噪聲)，最下面的波形取自TP10(16D/A轉(zhuǎn)換器輸出端的噪聲)為76.3mV。此電路獲得最優(yōu)性能所需的嚴(yán)格器件規(guī)格如表1所示。模式中，電路的數(shù)字部分是電路運(yùn)行的必需部分。此模式中可能發(fā)生電容耦合的。圖2所示電路