微機原理課件-課件

本章內(nèi)容提要:微型計算機的組成及工作原理8086微處理器的功能結(jié)構8086/8088寄存器結(jié)構8086存儲器8086的引腳信號和工作模式微處理器總線時序80x86系列微處理器

第二章微型計算機系統(tǒng)中的微處理器2.1微型計算機的組成及工作原理2.1.1微型計算機基本結(jié)構到目前為止，大多數(shù)微型計算機的結(jié)構歸屬于馮·諾依曼結(jié)構，主要包括運算器、控制器、存儲器、I/O設備及其接口電路，如圖2.1所示。運算器和控制器合稱為中央處理器CPU。2.1.1微型計算機基本結(jié)構2.1.2微處理器CPU微處理器簡稱CPU，是用來實現(xiàn)運算和控制功能的部件，是整個微型計算機的核心，由運算器、控制器和寄存器組3部分組成。CPU一般具有以下基本功能：1)指明將要執(zhí)行指令所在存儲單元的地址，取出指令并進行譯碼。2)執(zhí)行算術運算和邏輯運算，暫存少量數(shù)據(jù)。3)傳送數(shù)據(jù)，包括在CPU內(nèi)部傳送數(shù)據(jù)以及與外界交換數(shù)據(jù)。4)對各部件進行控制，包括對CPU內(nèi)部的控制和對CPU以外部件的控制。5)響應其他部件發(fā)出的中斷請求和總線請求等。2.1.3總線微型計算機系統(tǒng)采用總線結(jié)構，將5大部件連接起來。各部件之間傳送信息的公共通道，稱為總線（BUS）。在總線上流動的信息大致可分為兩類：一類是數(shù)據(jù)和程序，數(shù)據(jù)包括程序運行所需的原始數(shù)據(jù)和程序運行的結(jié)果以及這些數(shù)據(jù)的地址信息；另一類是控制器向各部件發(fā)出的控制命令以及各部件發(fā)給控制器的狀態(tài)信息。微機系統(tǒng)利用3組總線，即數(shù)據(jù)總線DB、地址總線AB和控制總線CB分別傳送指令及指令執(zhí)行過程中相關的數(shù)據(jù)、地址信息和控制信息。2.1.3總線（1）數(shù)據(jù)總線數(shù)據(jù)總線是在CPU、存儲器或I/O端口等部件之間傳遞數(shù)據(jù)的通道，每次傳送一個“計算機字長”，其寬度（根數(shù)）通常與計算機的字長一致。數(shù)據(jù)總線的傳輸是雙向的。（2）地址總線地址總線是尋找、傳送存儲單元或I/O端口的地址信息的總線。地址總線是由CPU輸出給存儲器或I/O端口。地址總線數(shù)決定了CPU當前可直接尋址空間的大小。（3）控制總線CPU控制器發(fā)往各部件的控制信號線以及各部件發(fā)給CPU的狀態(tài)信號線構成了“控制總線”，控制線總體上是“雙向”的，但就控制總線中某一根來說，在一種確定狀態(tài)下，只能表示一種信息，其傳輸是單向的。2.1.4存儲器存儲器是指微型計算機的內(nèi)存儲器（人們常說內(nèi)存條），它通常由CPU之外的半導體存儲器芯片組成，用來存放程序、原始操作數(shù)，中間結(jié)果和最終結(jié)果數(shù)據(jù)。2.1.5

輸入/輸出設備及其接口電路輸入/輸出設備統(tǒng)稱為外部設備(簡稱外設)，是微型計算機的重要組成部分。與微型計算機相連接的各種設備統(tǒng)稱外部設備。例如，鍵盤、打印機、顯示器、磁帶機、磁盤等。另外，在微型計算機的工程應用中，所使用的各種開關、繼電器、步進電機、A/D及D/A變換器等均可看作微型計算機的外部設備。2.28086微處理器的功能結(jié)構8086是Intel系列的16位微處理器，是80x86系列微機發(fā)展的基礎。它所具有的主要特性如下：1）制造工藝：采用具有高速運算性能的HMOS工藝制成。2）芯片集成度：芯片上集成有2.9萬個晶體管，用單一的+5V電源和40條引腳的雙列直插式封裝。3）時鐘頻率：5～10MHz，最快的指令執(zhí)行時間0.4μs。4）字長：16位8088為準16位。5）總線使用方式：數(shù)據(jù)、地址總線分時復用。6）內(nèi)存容量：20位地址可尋址1MB。7）端口地址：16位I/O地址可尋址64KB個端口。8）中斷功能：可處理內(nèi)部軟件中斷和外部硬件中斷，中斷源可多達25個。2.2.18086/8088CPU的內(nèi)部結(jié)構（1）指令執(zhí)行部件EU（ExectionUnit)組成：通用寄存器，標志寄存器，ALU，EU控制系統(tǒng)等。作用：負責指令的執(zhí)行，完成指令的操作。工作過程：從隊列中取得指令，進行譯碼，根據(jù)指令要求向EU內(nèi)部各部件發(fā)出控制命令，完成執(zhí)行指令的功能。若執(zhí)行指令需要訪問存儲器或I/O端口，則EU將操作數(shù)的偏移地址送給BIU，由BIU取得操作數(shù)送給EU。（2）總線接口部件BIU（BusInterfaceUnit)

組成：16位段寄存器，指令指針，20位地址加法器，總線控制邏輯，6字節(jié)指令隊列。作用：負責從內(nèi)存指定單元中取出指令，送入指令流隊列中排隊；取出指令所需的操作數(shù)送EU單元去執(zhí)行。工作過程：由段寄存器與IP形成20位物理地址送地址總線，由總線控制電路發(fā)出存儲器“讀”信號，按給定的地址從存儲器中取出指令，送到指令隊列中等待執(zhí)行。*當指令隊列有2個或2個以上的字節(jié)空余時，BIU自動將指令取到指令隊列中。若遇到轉(zhuǎn)移指令等，則將指令隊列清空，BIU重新取新地址中的指令代碼，送入指令隊列。*指令指針I(yè)P由BIU自動修改，IP總是指向下一條將要執(zhí)行指令的地址。2.2.2

EU和BIU的并行工作2.2.38086與8088的區(qū)別相同點：1.微處理器內(nèi)部采用16位結(jié)構2.內(nèi)部的兩個功能部件EU一樣區(qū)別:1.8086的指令隊列是6字節(jié)長，而8088的指令為4字長；2.8086是真正的16位機，同BIU相連的8086總線中數(shù)據(jù)總線是16位總線，而8088是準16位機，同BIU相連的8088總線中數(shù)據(jù)總線為8位總線。2.38086/8088寄存器結(jié)構在8086微處理器中可供程序員使用的有14個16位寄存器，如圖2.5所示。一般而言，14個寄存器按其用途可分為通用寄存器、指令指針、標志寄存器和段寄存器4類。2.3.1通用寄存器一、數(shù)據(jù)寄存器數(shù)據(jù)寄存器包括4個16位的寄存器AX、BX、CX和DX，主要用來存放16位的數(shù)據(jù)或地址。同時每個數(shù)據(jù)寄存器又可分成兩個8位寄存器，即AH、AL、BH、BL、CH、CL、DH和DL，用來存放8位數(shù)據(jù)。數(shù)據(jù)寄存器用于存放指令操作數(shù)。在一些指令中，某些寄存器具有特定的用途：如AX作累加器；BX作基址寄存器；CX在串操作指令中用作計數(shù)器；DX在字乘法、除法指令中存放乘積高位或被除數(shù)高位或余數(shù)，在某些I/O操作期間用來保存I/O端口地址等。二、指針寄存器和變址寄存器

指針寄存器和變址寄存器是4個16位寄存器。堆棧指針SP（stackpoint）和基址指針BP（basicpoint）稱為指針寄存器。源變址寄存器SI（sourceindex）和目的變址寄存器DI（destinationindex）稱為變址寄存器。2.3.1數(shù)據(jù)寄存器*BP，SP寄存器稱為指針寄存器，與SS聯(lián)用。*DI，SI寄存器稱為變址寄存器，與DS聯(lián)用，在串指令中，SI，DI均為隱含尋址，此時，SI與DS聯(lián)用，DI與ES聯(lián)用。2.3.2指令指針I(yè)P（instructionpointer）指令指針是一個16位寄存器，用來存放將要執(zhí)行的下一條指令在當前代碼段中的偏移地址。在程序運行過程中，BIU可修改IP中的內(nèi)容，IP總是指向下一條待取的指令。用戶不能編寫指令直接改變IP的內(nèi)容。2.3.3控制寄存器組8086/8088CPU中設置了一個16位標志寄存器FLAG，用來存放運算結(jié)果的特征和控制標志。16位標志寄存器FLAG中只用其中9位作標志位，其余位為無效位。9個標志位可分成兩類：一類叫狀態(tài)標志位，用來表示算術邏輯運算結(jié)果的特征，包括CF、PF、AF、ZF、SF和OF；另一類叫控制標志位，用來控制CPU的操作，由程序設置或清除，它們是IF、DF和TF。*IP是指令地址在代碼段內(nèi)的偏移量（又稱偏移地址），IP要與CS配合構成共同物理地址。CF（進位標志）：當運算結(jié)果的最高位（D7/D15）出現(xiàn)進位（借位）時，CF=1；PF（奇偶校驗標志）：當運算結(jié)果中“1”的個數(shù)為偶數(shù)時，PF=1；AF（輔助進位標志）：當結(jié)果的D3向D4（低位字節(jié)）出現(xiàn)進位（借位）時，AF=1；ZF（零標志）：當運算結(jié)果為零時，ZF=1；SF（符號標志）：當運算結(jié)果的最高位D7/D15為1時，SF=1；OF（溢出標志）：當運算結(jié)果超過機器所能表示的范圍時，OF=1；DF（方向標志）：在字符串操作時，決定操作數(shù)地址調(diào)整的方向，DF=1，為遞減；IF（中斷允許標志）：IF=1，允許CPU響應外部的可屏蔽中斷；TF（陷阱標志）：當TF=1，CPU每執(zhí)行一條指令便自動產(chǎn)生一個內(nèi)部中斷，在中斷服務程序中可檢查指令執(zhí)行情況。D0D2D4D6D15D11D8例：MOVAL64H；64H→ALADDAL64H；(AL)+64H求OF=?CF=?解：64H=01100100B=100D則64H+64H=01100100B+01100100B=11001000B=-56D結(jié)果OF=1CF=0有溢出而無進位。產(chǎn)生溢出的原因是因為第七位（AD7）沒有向前產(chǎn)生進位，相加結(jié)果超過表示范圍。例：MOVAL0ABH；ADDAL0FFH；求CF=？OF=？解：∵0ABH=10101011B=-85D0FFH=11111111B=-1D∴0ABH+0FFH=10101011B+11111111B=結(jié)果沒有超出-128~127范圍，求下例中各狀態(tài)標志的值：1．則SF=ZF=PF=CF=OF=AF=(1)10101010B=-86D0,0,0,0,0,0CF=1，OF=0。2.3.4段寄存器組在8086/8088系統(tǒng)中采用分段技術把1MB的存儲空間分成若干個邏輯段，每段最長為64KB，這些邏輯段可以在整個存儲空間中定位，用段寄存器給定各個邏輯段的首地址的高16位，這個地址被稱作段基址。8086/8088按信息存儲的不同性質(zhì)分為四類。*CS（代碼段寄存器）指向當前的代碼段，指令由此段取出；*SS（堆棧段寄存器）指向當前的堆棧段，棧操作的對象是該段存儲單元的內(nèi)容；*DS（數(shù)據(jù)段寄存器）指向當前的數(shù)據(jù)段，該段中存放程序的操作數(shù)；*ES（附加段寄存器）指向當前的附加段，主要用于字符串數(shù)據(jù)的存放，也可以用于一般數(shù)據(jù)的存放。2.48086存儲器2.4.18086存儲器組織及其尋址8086微處理器地址線為20根，可以尋址1MB的內(nèi)部存儲器，地址編號為00000H～FFFFFH。我們約定存儲空間以8b為單位進行組織，每個存儲單元存儲一個字節(jié)數(shù)據(jù)。如果存放一個“字”數(shù)據(jù)（16b），則存放在相鄰的兩個存儲單元中，并且高字節(jié)存放在高地址單元、低字節(jié)存放在低地址單元，雙字單元的存放方式與字單元類似，它被存放在相鄰的4個字節(jié)中。矛盾：存儲器地址空間1MB，20bit地址線；內(nèi)部各寄存器和數(shù)據(jù)總線均為16bit。

解決方法：將整個存儲器分為若干個邏輯段，每段內(nèi)地址16bit，即最多地址空間64KB。允許各邏輯段在整個存儲空間浮動，段與段之間可以是連續(xù)的，也可以是分開的或重疊的。00000H邏輯段2<=64KB邏輯段1起點邏輯段2起點邏輯段3起點邏輯段4起點FFFFFH邏輯段1<=64KB邏輯段4<=64KB邏輯段3<=64KB

每個段的首地址稱為“段基值”，“段基值”必須能被16整除（XXXX0H）。

程序執(zhí)行前，分別對相應的段寄存器CS，DS，SS，ES置“段基值”，若程序長度大于64KB，則可通過對CS送新的“段基值”將程序轉(zhuǎn)移到新段中。2.4.28086存儲器的分段結(jié)構和物理地址的形成一、分段結(jié)構

8086程序?qū)?MB的存儲空間看成為一組連續(xù)的存儲段，各段的功能由具體用途而定，分別為代碼段、數(shù)據(jù)段、堆棧段和附加段。二、物理地址的形成1)當取指令時，8086會自動選擇CS值作為段基址，再加上由IP提供的偏移量形成物理地址。2)當涉及堆棧操作時，8086會自動選擇SS值作為段基址，再加上由SP提供的偏移量形成物理地址。3)當涉及一個操作數(shù)（存儲器操作數(shù)）時，8086會自動選擇DS值為段基值（若以BP為基地址，則SS為段基值），再加上16位偏移量形成物理地址，這16位偏移量可以來自：指令中提供的直接地址——16位的位移量；某一個16位地址寄存器的值；指令中的位移量加上16位地址寄存器的值。邏輯地址：允許在程序中編排的地址；物理地址：信息在存儲器中實際存放的地址；對給定的任一存儲單元，有兩部分邏輯地址：段基址（段地址）——由CS，DS，SS，ES決定段內(nèi)偏移量（段內(nèi)有效地址）——（該單元相對于段基址的距離）段地址

0000段內(nèi)有效地址+0000

物理地址(20bit)16bit16bit20bit2.4.2

8086存儲器的分段結(jié)構和物理地址的形成邏輯地址的來源；操作類型隱含段地址替換段地址偏移地址取指令CS無IP堆棧操作SS無SPBP間址SSCS、DS、ESEA存/取操作數(shù)DSCS、SS、ESEA源字符串DSCS、SS、ESSI目的字符串ES無DIEA---有效地址，2.58086的引腳信號和工作模式2.5.18086的總線周期的概念為了取得指令和傳送數(shù)據(jù)，就需要CPU的總線接口部件執(zhí)行一個總線周期。在8086/8088中，一個最基本的總線周期由4個時鐘周期組成，時鐘周期是CPU的基本時間計量單位，它由計算機主頻決定。1)在T1狀態(tài)，CPU往多路復用總線上發(fā)出地址信息，以指出要尋址的存儲單元或外設端口的地址。2)在T2狀態(tài)，CPU從總線上撤銷地址，而使總線的低16位浮置成高阻狀態(tài)，為傳輸數(shù)據(jù)作準備。3)在T3狀態(tài)，多路總線的高4位繼續(xù)提供狀態(tài)信息，而多路總線的低16位,（8088則為低8位）上出現(xiàn)由CPU寫出的數(shù)據(jù)或者CPU從存儲器或端口讀入數(shù)據(jù)。4)在T4狀態(tài)，總線周期結(jié)束。2.5.18086的總線周期的概念2.5.2中斷操作和中斷系統(tǒng)的概念1.8086的中斷分類8086/8088有一個強有力的中斷系統(tǒng)，可以處理256種不同的中斷，每個中斷對應一個類型碼，所以，256種中斷對應的中斷類型碼為0～255。從產(chǎn)生中斷的方法來分，這256種中斷可以分為兩大類：一類叫硬件中斷；一類叫軟件中斷。硬件中斷是通過外部的硬件產(chǎn)生的，所以，也常常把硬件中斷稱為外部中斷。硬件中斷又可以分為兩類：一類叫非屏蔽中斷；另一類叫可屏蔽中斷。軟件中斷是CPU根據(jù)軟件中的某條指令或者軟件對標志寄存器中某個標志的設置而產(chǎn)生的，從軟件中斷的產(chǎn)生過程來說，完全和硬件電路無關。2.5.2中斷操作和中斷系統(tǒng)的概念2.5.2中斷操作和中斷系統(tǒng)的概念2.向量表位置和結(jié)構8086/8088的中斷系統(tǒng)是以位于內(nèi)存0段的0～3FFH區(qū)域的中斷向量表為基礎的，中斷向量表中最多可以容納256個中斷向量。所謂中斷向量，實際上就是中斷處理子程序的入口地址,每個中斷類型對應一個中斷向量。3.向量構成中斷向量并不是任意存放的。一個中斷向量占4個存儲單元，其中前兩個單元存放中斷處理子程序入口地址的偏移量（IP），低位在前，高位在后，后兩個單元存放中斷處理子程序入口地址的段地址（CS），同樣也是低位在前，高位在后。按照中斷類型的序號，對應的中斷向量在內(nèi)存的0段0單元開始有規(guī)則的進行排列。2.5.2中斷操作和中斷系統(tǒng)的概念4.中斷類型碼和中斷向量所在位置之間的分布關系例：某中斷的中斷類型號為68H，其中斷過程為：（1）計算存放中斷服務程序入口地址的地址=68H*4=1A0H；（2）取中斷入口地址的段內(nèi)偏移量裝入IP，IP=2050H，段碼裝入CS，CS=A000H；（3）轉(zhuǎn)向中斷服務程序；（4）中斷返回502000A0001A0H001A2H001A4H存放地址=68H*4=1A0H2050A000STIPUSHDSIRET中斷服務程序A000：2050INT68HMOVAX，02.5.3微處理器芯片封裝及引腳功能8086/8088CPU采用標準DIP40線封裝，根據(jù)它的基本性能至少包含16/8條數(shù)據(jù)線，20條地址線，再加上其他一些必要的控制信號，這樣芯片引腳數(shù)量太多，因此對部分引腳采用分時復用方式，構成40條引腳的雙列直插式封裝.部分管腳說明AD15~AD0(輸入輸出，三態(tài))地址數(shù)據(jù)分時復用的引腳A19/S6~A16/S3高4位地址/狀態(tài)信號復用BHE/S7(輸出)數(shù)據(jù)總線高8位數(shù)據(jù)有效信號，低電平有效。與A0相配合用來訪問奇地址字節(jié)或偶地址字節(jié)。S7狀態(tài)信號未用RD(讀)低電平有效，輸出READY(輸入)準備就緒信號，高電平有效。TEST(輸入)該引腳的輸入信號由WAIT指令檢測。INTR(輸入)可屏蔽中斷請求信號，電平觸發(fā)，高電平有效。NMI(輸入)非屏蔽中斷請求信號，邊沿觸發(fā)。REST復位信號，高電平有效CLK時鐘，由信號發(fā)生器產(chǎn)生DT/R(輸出）數(shù)據(jù)傳送方向信號控制即發(fā)送還是接受2.5.4微處理器工作模式8086CPU構成的微機系統(tǒng)，有最小模式和最大模式兩種系統(tǒng)配置。最小模式：在系統(tǒng)中只有8086或8088一個處理器，所有的總線控制信號都直接由8086或8088直接產(chǎn)生。最大模式：適于包含兩個或多個處理器的系統(tǒng)，其中一個是主處理器（8086或8088），其它如協(xié)處理器。引腳MN/MX接地為最大模式特點：系統(tǒng)中存儲器芯片，I/O芯片不多；地址總線由AD0~AD15，A16/S3~A19/S6通過8282鎖存器構成；數(shù)據(jù)總線直接由AD0~AD15構成（也可加總線驅(qū)動8286）；控制總線由CPU的控制線提供，構成一小型、單處理機系統(tǒng)。1、最小模式系統(tǒng)（MN/MX引腳接+5V電源）2.5.4微處理器工作模式82848282存儲器8286I/O接口VccVccCLKMN/MXRDWRIO/MALEA16-A19AD0-AD15DT/RDENINTAINTRREADYRESET8086CPUSTBTOE數(shù)據(jù)總線地址總線OE8088最小組態(tài)系統(tǒng)配置圖時鐘發(fā)生器BHEBHE在最小模式系統(tǒng)中，還需加入：1片8284A3片8282/8283（地址鎖存器）2片8286/8287（收發(fā)器）2.最大模式（MN/MX引腳接地）當MN/MX接地，系統(tǒng)就工作于最大模式。最大模式與最小模式系統(tǒng)的主要區(qū)別是系統(tǒng)中增設了一個總線控制器8288和一個總線仲裁器8289，這樣可構成以8086/8088CPU為中心的，還包含其他微處理器（如8087數(shù)值協(xié)處理器和8089I/O處理器）的微機系統(tǒng)。系統(tǒng)控制信號由總線控制器8288提供，用于多處理機和協(xié)處理機結(jié)構中。8086最大組態(tài)系統(tǒng)配置圖8288為總線控制器，輸入8086的總線狀態(tài)信號，輸出總線命令和控制信號。8289為總線裁決器，用于裁決哪個處理器擁有對總線的使用權。2.6微處理器總線時序2.6.1最小模式系統(tǒng)中CPU的讀/寫總線周期1.8086CPU讀總線周期最小模式下8086CPU的讀總線周期時序如圖所示。T1開始時，BIU將被訪問存儲器或I/O端口的物理地址A19/S6～A16/S3及AD15～AD0連同總線高位有效信號BHE一起送至總線上，在地址鎖存器允許信號ALE的控制下，可將地址鎖存到8282/8283地址鎖存器中，然后輸出到地址總線上，由M/IO信號確定讀存儲器（M/IO=1）還是讀I/O端口