數(shù)字集成電路及其應(yīng)用實(shí)例課件

23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院19.1.1數(shù)字集成電路的分類

CMOS和TTL集成電路是生產(chǎn)數(shù)量最多、應(yīng)用最廣泛、通用性最強(qiáng)的兩大主流數(shù)字集成電路。9.1數(shù)字集成電路的分類與特性

數(shù)字集成電路的種類繁多，在實(shí)際應(yīng)用中，廣泛使用的是雙極型（如TTL、HTL、DTL、ECL）等和單極型（如CMOS、PMOS、NMOS）等集成電路。第1頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院21.TTL數(shù)字集成電路（1）74系列（2）74H系列（3）74S系列（4）74LS系列（5）74ALS系列（6）74AS系列（7）74F系列TTL是晶體管輸入-晶體管輸出的邏輯電路，它由NPN或PNP型晶體管組成。第2頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院32.CMOS數(shù)字集成電路

（1）標(biāo)準(zhǔn)型4000B/4500B系列（2）74HC系列（3）74AC系列電壓范圍寬（3～18V）、功耗小、速度較低、品種多、價(jià)格低廉。是高速CMOS標(biāo)準(zhǔn)邏輯電路系列，在保持低功耗的前提下，具有與74LS系列同等的工作速度。具有與74AS系列同等的工作速度和CMOS集成電路固有的低功耗及電源電壓寬等特點(diǎn)。CMOS數(shù)字集成電路是由P溝道增強(qiáng)型MOS管和N溝道增強(qiáng)型MOS管，按照互補(bǔ)對(duì)稱形式連接起來(lái)的。第3頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院41.TTL電路的一般特性

9.1.2數(shù)字集成電路的一般特性（1）電源電壓范圍（2）頻率特性（3）TTL電路的電壓輸出特性TTL電路的工作電源電壓范圍很窄。S、LS、F系列為5.0±5%；AS、ALS系列為5.0±10%TTL電路的工作頻率比4000系列的高。

當(dāng)工作電壓為+5V時(shí)，輸出高電平大于2.4V，輸入高電平大于2.0V；輸出低電平小于0.4V，輸入低電平小于0.8V。

第4頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院5標(biāo)準(zhǔn)TTL電路為16mA；LS-TTL電路為8mA；S-TTL電路為20mA；ALS-TTL電路為8mA；AS-TTL電路為20mA。標(biāo)準(zhǔn)TTL電路為40；LS-TTL電路為20；S-TTL電路為50；ALS-TTL電路為20；AS-TTL電路為50。

（4）最小輸出驅(qū)動(dòng)電流（5）扇出能力對(duì)于同一功能編號(hào)的各系列TTL集成電路，它們的引腳排列與邏輯功能完全相同

,但是它們?cè)陔娐返乃俣群凸姆矫娲嬖谥黠@的差別。第5頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院62.CMOS系列集成電路的一般特性

（1）電源電壓范圍（2）功耗（3）輸入阻抗（4）抗干擾能力電源電壓范圍為3～18V。74HC系列約在2～6伏。

當(dāng)電源電壓VDD=5V時(shí)，CMOS電路的靜態(tài)功耗分別是：門電路類為2.5~5W；緩沖器和觸發(fā)器類為5~20uW；中規(guī)模集成電路類為25~100W。

CMOS電路的輸入阻抗取決于輸入端保護(hù)二極管的漏電流，因此輸入阻抗極高，可達(dá)108~1011Ω以上。

因?yàn)樗鼈兊碾娫措妷涸试S范圍大，因此它們輸出高低電平擺幅也大，抗干擾能力就強(qiáng)。

第6頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院7（5）邏輯擺幅（6）扇出能力（7）抗輻射能力（8）CMOS集成電路的制造輸出的邏輯高電平“1”非常接近電源電壓VDD

，邏輯低電平“0”

接近電源VSS。

在低頻工作時(shí)，一個(gè)輸出端可驅(qū)動(dòng)50個(gè)以上CMOS器件。

CMOS管是多數(shù)載流子受控導(dǎo)電器件，射線輻射對(duì)多數(shù)載流子濃度影響不大。CMOS集成電路的制造工藝比TTL集成電路的制造工藝簡(jiǎn)單,占用硅片面積小，適合于制造大規(guī)模和超大規(guī)模集成電路。

第7頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院81.不允許在超過(guò)極限參數(shù)的條件下工作。電路在超過(guò)極限參數(shù)的條件下工作，就可能工作不正常，且容易引起損壞。

9.1.3使用數(shù)字集成電路的注意事項(xiàng)2.電源的電壓的極性千萬(wàn)不能接反。

3.CMOS電路要求輸入信號(hào)幅度不能超過(guò)VDD~VSS。4.對(duì)多余輸入端的處理。對(duì)CMOS電路，多余的輸入端不能懸空；對(duì)TTL電路,對(duì)多余的輸入端允許懸空。

5.多余的輸出端，應(yīng)該懸空處理，決不允許直接接到VDD或VSS

。第8頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院96.由于CMOS電路輸入阻抗高，容易受靜電感應(yīng)發(fā)生擊穿，除電路內(nèi)部設(shè)置保護(hù)電路外，在使用和存放時(shí)應(yīng)注意靜電屏蔽

。7.多型號(hào)的數(shù)字電路它們之間可以直接互換使用,但有些引腳功能、封裝形式相同的IC，電參數(shù)有一定差別，互換時(shí)應(yīng)注意。

8.注意設(shè)計(jì)工藝，增強(qiáng)抗干擾措施。在設(shè)計(jì)印刷線路板時(shí)，應(yīng)避免引線過(guò)長(zhǎng)，要把電源線設(shè)計(jì)得寬一些，地線要進(jìn)行大面積接地，這樣可減少接地噪聲干擾。在CMOS邏輯系統(tǒng)設(shè)計(jì)中，應(yīng)盡量減少電容負(fù)載。第9頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院109.2.1集成邏輯門電路及應(yīng)用（1）常用邏輯門電路圖形符號(hào)

9.2集成門電路和中規(guī)模組合邏輯電路

1.集成邏輯門電路

1)與非門AB&2)或非門AB≥1第10頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院113)與門4)或門AB&AB≥15)非門6)與或非門AB&CD≥1A1第11頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院127)異或門AB=1（2）反相器與緩沖器74LS04、CD4069管腳排列圖14VCC131211986A76543216Y5A5Y4A4Y1A1Y2A2Y3A3YGND11111174LS041014VD76543216Y5A5Y4A4Y1A1Y2A2Y3A3YVSS111111CD4069第12頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院13（3）與門和與非門VCC4B76543214A4Y3B3A3Y1A1B1Y2A2B2YGND&&74LS00&&&141312111098VCC4B4A4Y3B3A3Y1A1B1Y2A2B2YGND&&74LS08&&&14131211109876543211413121110982D2CNC2B2A2Y1A1BNC1C1D1YGND74LS20&&&VCC76543211A1B1Y2Y2A2BVSS&&CD4011&&&VDD4B4A4Y3Y3B3A7654321141312111098第13頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院142.集成門電路的應(yīng)用（1）定時(shí)燈光提醒器R125kΩ+RP510kΩR21kΩR31kΩVD1綠VD2紅C3300μF關(guān)開3V123411IC-1IC-2第14頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院152.集成門電路的應(yīng)用（2）定時(shí)聲音提醒器R133kΩ234++6VSA1BLC1RP4.7MΩ1000μFR25.1kΩC20.1μFVT19013R31kΩSA21234610958121371114IC1-1IC1-2IC1-3IC1-41第15頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院162.集成門電路的應(yīng)用（3）雙音門鈴電路~220VSA1TVD1~VD4+6VIC1-1IC1-2IC1-3IC2-1IC2-2IC2-3IC2-4R136.9kΩ&&&&VD5VD6VT111112345612568910121311390134BLIC1:CD4069IC2:CD4011VD1~VD6:IN44148C122μFR324kΩC40.047μFC30.1μFR25.3kΩC2220μF第16頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院179.2.2中規(guī)模組合邏輯電路

1.編碼器編碼：用文字、符號(hào)或者數(shù)字表示特定對(duì)象的過(guò)程(用二進(jìn)制代碼表示不同事物)。分類：二進(jìn)制編碼器2n→n二—十進(jìn)制編碼器10→4或普通編碼器優(yōu)先編碼器第17頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院18（1）二進(jìn)制編碼器用n

位二進(jìn)制代碼對(duì)N=2n

個(gè)信號(hào)進(jìn)行編碼的電路。3位二進(jìn)制編碼器(8線-3線)編碼表輸入輸出I0I7是一組互相排斥的輸入變量，任何時(shí)刻只能有一個(gè)端輸入有效信號(hào)。輸入

輸出00000101001

11001011

101

1

1Y2

Y1

Y0I0I1I2I3I4I5I6I73位二進(jìn)制編碼器I0I1I6I7Y2Y1Y0I2I4I5I3第18頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院19函數(shù)式邏輯圖—用或門實(shí)現(xiàn)—用與非門實(shí)現(xiàn)Y0

Y1

Y2≥1≥1≥1I7

I6

I5

I4

I3I2

I1I0

&&&Y0

Y1

Y2第19頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院20二－十進(jìn)制編碼器是將十進(jìn)制的十個(gè)數(shù)碼0~9編成對(duì)應(yīng)的二進(jìn)制代碼的電路。

幾種常用編碼二-十進(jìn)制編碼8421碼、余3碼、2421碼、5211碼、余3循環(huán)碼、右移循環(huán)碼循環(huán)碼（反射碼或格雷碼）ISO碼、ANSCII（ASCII）碼（2）二－十進(jìn)制編碼器

其他編碼第20頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院218421BCD碼編碼器的真值表輸入輸出Y3

Y2

Y1

Y0I0I1I2I3I4I5I6I7I8I90000000100100011010001010110011110001001第21頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院22優(yōu)先編碼：允許幾個(gè)信號(hào)同時(shí)輸入，但只對(duì)優(yōu)先級(jí)別最高的進(jìn)行編碼。（3）優(yōu)先編碼器74LS148

輸出使能端YS74LS148：輸入低電平有效低電平有效8個(gè)信號(hào)輸入端I0

～I(xiàn)7，優(yōu)先順序I7I0輸入使能端ST優(yōu)先編碼工作狀態(tài)標(biāo)志端YES3個(gè)二進(jìn)制碼輸出端Y2Y1Y0第22頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院23輸入

輸出

1××××××××

011111111

11111

0×××××××0

0××××××01

0×××××011

0××××0111

0×××

01111

0××

011111

0×0111111

001111111優(yōu)先編碼器74LS148功能表

11110

00001

00101

0100101101

10001

101011100111101第23頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院24VCCGNDYS1234567816151413121110974148I4I5I6I7STY1Y2YESI3I2I1I0Y0優(yōu)先編碼器74LS148電路及引腳&&&&&&&&&&&&&≥1≥1≥1111Y0Y1Y2111111111YSYESI0I1I2I3I5I6I7I4ST&第24頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院252.集成譯碼器譯碼是編碼的逆過(guò)程，是將具有特定含義的一組代碼“翻譯”出它的原意。&&&&&&&&111111&1A0A1A2S2S3Y0Y1Y2Y3Y4Y5Y6Y7S1VCCS1A0A11234567816151413121110974LS138A2GNDS2S3Y7Y0Y1Y2Y3Y4Y5Y6(1)3線－8線譯碼器74LS138第25頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院2674LS138的真值表

0×××××

11111111

××1×××

11111111

×1××××

11111111

100000

01111111

100001

1

0111111

100010

11011111

100011

111

01111

100100

11110111

100101

11111011

100110

1111110

1

100111

11111110

輸入輸出第26頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院27半導(dǎo)體顯示(LED)液晶顯示(LCD)共陽(yáng)極每字段是一只發(fā)光二極管（2）數(shù)碼顯示器數(shù)碼顯示器aebcfgdabcdefgR+5VYaA3A2A1A0+VCC+VCC顯示譯碼器共陽(yáng)YbYcYdYeYfYg00000000001000100101001111001001000110100010101100000110100110001001000100000—低電平驅(qū)動(dòng)011100011111000000000010010000100第27頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院28共陰極abcdefgR+5VYaA3A2A1A0+VCC顯示譯碼器共陰YbYcYdYeYfYg—高電平驅(qū)動(dòng)00001111110000100100110000110110100110100010101100111100010011111001011001110110111011111111000011111111111011aebcfgd第28頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院29（3）七段顯示譯碼器74LS247

是把8421BCD碼譯成對(duì)應(yīng)于數(shù)碼管的七個(gè)字段信號(hào)，驅(qū)動(dòng)數(shù)碼管，顯示出相應(yīng)的十進(jìn)制數(shù)碼。輸入信號(hào)

A3，A2，A1，A0輸出信號(hào)控制端

，，，

VCCA1A2A3A0GND1234567816151413121110974LS247gLTBIRBIfedcba第29頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院3074LS247功能表

輸入

輸出

顯示

0×1××××0000000××0××××111111110000001111111111000000000011×100011001111

0

1

8

全滅

滅零

1×100100010010

2

1×100110000110

3

1×101001001100

4

1×101010100100

5

1×101100100000

6

1×101110001111

7

1×1100100000001×110010000100

8

9

第30頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院3174LS247和共陽(yáng)極TLRO5O1HRA數(shù)碼管連接圖

+5Va

cd

fgA1A2A3A01234567151413121110974LS2478GND300Ω×7VCCLTRBIBI16b

e第31頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院323.數(shù)字編譯碼電路MC145030MC145030是一種編譯碼合為一體的單片集成電路。（1）各管腳的功能

1腳～9腳：是地址信號(hào)輸入端10腳：是編碼使能端，上升沿有效11腳：為編譯碼狀態(tài)指示信號(hào)輸出端，編碼時(shí)為高電平，譯碼和空閑時(shí)為低電平A8A1A2A3A4A5A6A0A7OSC1OSC2OSC3VSSEODOVDDDR123456781615141312111817MC1450309101920DISTEND第32頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院3312腳：為譯碼信號(hào)輸入端，外部數(shù)據(jù)信號(hào)由該腳輸入13腳：譯碼復(fù)位端，當(dāng)該腳為高電平時(shí)，使15腳強(qiáng)制復(fù)位，輸出低電平17腳：為電源負(fù)端,通常接地15腳：為譯碼信號(hào)輸出端16腳：輸出編碼脈沖14腳：為電源端,電源范圍2～6V18、19、20腳：外接電阻和電容，組成振蕩器，為芯片提供工作時(shí)鐘。第33頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院34芯片的工作時(shí)鐘與外接電阻R1、R2和電容C數(shù)值有關(guān)。（2）MC145030應(yīng)用電路電路可組成應(yīng)答式多路報(bào)警系統(tǒng)。MC145030MC14503011151216141115121614VDDE0DISTA01A13A24A35A46A57A68A82A79+V+VENVSSDR+V201918101317134567829ENVSSDR+V101317OSC1OSC3OSC2201918OSC1OSC3OSC2編碼開關(guān)….同上1612同上1612R1R2CR1R2C可選擇直線連線可以是紅外超聲射頻等載體A0A1A2A3A4A5A6A8A7E0DIST第34頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院354.數(shù)據(jù)選擇器在多路數(shù)據(jù)傳送過(guò)程中，能夠根據(jù)需要將其中一路挑選出來(lái)作為輸出的電路。

A2A1A0

YW1×××

010000

D00001

D10010

D20011D3

0100D4

0101

D5

0110

D60111

D7

74LS151的功能地址輸入端A2A1A0，可選擇D0～D78個(gè)數(shù)據(jù)。

輸入使能端低電平有效。

輸出端Y、W。第35頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院3674LS151邏輯圖和引腳圖&11111111D0D1D2D3D4D5D6D7A0A1A2WY≥1G1234567816151413121110974LS151GNDVCCD0D1D2D3YWGD4D5D6D7A0A1A2第36頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院379.3.1集成觸發(fā)器和鎖存器基本要求1.有兩個(gè)穩(wěn)定的狀態(tài)(0、1)，以表示存儲(chǔ)內(nèi)容；2.能夠接收、保存和輸出信號(hào)?，F(xiàn)態(tài)和次態(tài)1.現(xiàn)態(tài)：觸發(fā)器接收輸入信號(hào)之前的狀態(tài)。2.次態(tài)：觸發(fā)器接收輸入信號(hào)之后的狀態(tài)。分類1.按電路結(jié)構(gòu)和工作特點(diǎn)：基本、同步、主從和邊沿。2.按邏輯功能分：RS、JK、D和T(T

)。3.其他：TTL和CMOS，分立和集成。9.3中規(guī)模時(shí)序邏輯集成電路第37頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院381.JK觸發(fā)器

（1）JK觸發(fā)器符號(hào)及功能JK觸發(fā)器的狀態(tài)表

JKQn

Qn+1輸出輸入00000011010001111111010110001110JK觸發(fā)器的特性方程

1JC11KQQJCPK第38頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院39（2）雙JK觸發(fā)器74LS7674LS76是有預(yù)置和清零功能的雙JK觸發(fā)器JK觸發(fā)器的狀態(tài)表

輸入輸出CPJK10×××1001×××0100×××1*1*11↓0011↓101011↓010111↓11111××只有在CP脈沖下降沿到來(lái)時(shí)，根據(jù)J、K端的取值決定觸發(fā)器的狀態(tài)。如無(wú)CP脈沖下降沿到來(lái)，無(wú)論有無(wú)輸入數(shù)據(jù)信號(hào)，觸發(fā)器保持原狀態(tài)不變。1K1Q1QGND2K2Q2Q2J1CP1SD1RD1JVCC2CP2SD2RD1234567816151413121110974LS76第39頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院402.D觸發(fā)器

（1）D觸發(fā)器符號(hào)及功能D觸發(fā)器的特性方程：Qn+1=DD觸發(fā)器的狀態(tài)表

D

Qn+1

輸出輸入00111DC1QQDCP第40頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院41（2）八D觸發(fā)器74LS27374LS273是上升沿觸發(fā)的8位數(shù)據(jù)鎖存器。具有復(fù)位功能。74LS273的功能表

CPD

Qn+1輸出

輸入0

××01↑111↑001

0×

QnD1Q1D2D2Q3Q3D4D4QGND1234567891020191817161514131211VCC8Q8D7D7Q6Q6D5D5QCP74LS273

第41頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院4274LS273所組成的8路數(shù)顯搶答器第42頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院439.3.2集成移位寄存器

1.概念寄存：把二進(jìn)制數(shù)據(jù)或代碼暫時(shí)存儲(chǔ)起來(lái)。寄存器：具有寄存功能的電路。2.特點(diǎn)

主要由觸發(fā)器構(gòu)成,一般不對(duì)存儲(chǔ)內(nèi)容進(jìn)行處理。并行輸入并行輸出FF0FF1FFn–1D0

D1Dn–1Q0

Q1Qn–1控制信號(hào)101…0101…001010101串行輸入串行輸出第43頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院443.分類(1)按功能分基本寄存器移位寄存器(并入并出)(并入并出、并入串出、串入并出、串入串出)(2)按開關(guān)元件分TTL寄存器CMOS寄存器基本寄存器移位寄存器多位D型觸發(fā)器鎖存器寄存器陣列單向移位寄存器雙向移位寄存器基本寄存器移位寄存器(多位D型觸發(fā)器)(同TTL)第44頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院45D1L左移串行輸入&≥111SCI1RRG10G20FF0D0Q0&≥111SCI1RRG11G21FF1D1Q1&≥111SCI1RRG12G22FF2D2Q2&≥111SCI1RRG13G23FF3D3Q3111111D1R右移串行輸入S1S0CPRDRDDIRD1D2D3DILGNDVCCQ0Q1Q2Q3CPS1S01234567816151413121110974LS194D04.集成雙向移位寄存器74LS194第45頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院4674194的功能表

功能

輸入

輸出

S1S0CPDIR

DILD0

D1D2D3

Q0n+1Q1n+1

Q2n+1

Q3n+1清零0×××××××××0000保持1××0××××××Q0n

Q1n

Q2n

Q3n并入111↑××d0d1d2d3d0d1d2d3右移101↑1×××××1Q0n

Q1n

Q2n101↑0×××××0Q0n

Q1n

Q2n左移110↑×1××××Q1n

Q2n

Q3n1110↑×0××××Q1n

Q2n

Q3n0保持100×××××××Q0n

Q1n

Q2n

Q3n第46頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院479.3.3集成計(jì)數(shù)器

功能：對(duì)時(shí)鐘脈沖CP

計(jì)數(shù)。應(yīng)用：分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列、進(jìn)行數(shù)字運(yùn)算等。分類：按數(shù)制分：二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器、N進(jìn)制(任意進(jìn)制)計(jì)數(shù)器按計(jì)數(shù)方式分：加法計(jì)數(shù)器、減法計(jì)數(shù)器、可逆計(jì)數(shù)按時(shí)鐘控制分：同步計(jì)數(shù)器異步計(jì)數(shù)器第47頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院481.集成二進(jìn)制計(jì)數(shù)器74LS161

74LS161是4位二進(jìn)制同步加法計(jì)數(shù)器，它除了有二進(jìn)制加法計(jì)數(shù)功能外，還具有異步清零、同步并行置數(shù)，保持等功能。

74161Q0Q1Q2Q3TLDCOCPPCR

D0

D1D2D3000000110011邏輯功能示意圖1234567816151413121110974161VCCCOQ0Q1Q2Q3T

LDCR

CP

D0

D1D2D3

P

地引腳排列圖第48頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院4974161的狀態(tài)表

輸入

輸出備注CRLDP

TCPD3D2D1D0Q3n+1Q2n+1Q1n+1Q0n+1CO010

d3

d2

d1d0

111111011000000d3

d2

d1

d0

計(jì)數(shù)保持保持清零置數(shù)C=074161CR=0Q3Q0=0000同步并行置數(shù)CR=1，LD=0，CP異步清零Q3Q0=D3D0第49頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院5074161的狀態(tài)表

輸入

輸出

注CRLDP

TCPD3D2D1D0Q3n+1Q2n+1Q1n+1Q0n+1CO010

d3

d2

d1d0

111111011000000d3

d2

d1

d0

計(jì)數(shù)保持保持0清零置數(shù)CR

=

1,LD

=

1,CP，P

=T

=

1二進(jìn)制同步加法計(jì)數(shù)PT

=0CR

=

1，LD=

1，保持若T

=0CO=0若T

=174161第50頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院51二進(jìn)制同步加法計(jì)數(shù)器的狀態(tài)表

輸入脈沖數(shù)1000000012000100103001000114001101005010001016010101107011001118011110009100010011010011010111010101112101111001311001101141101111015111011111611110000第51頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院522.十進(jìn)制計(jì)數(shù)器

（8421BCD碼）十進(jìn)制同步加法計(jì)數(shù)器74LS16000000001/00010/00011/00100/00101/00110/0011110001001/0/0/0/1狀態(tài)圖1234567816151413121110974160VCCCOQ0Q1Q2Q3T

LDCR

CP

D0

D1D2D3

P

地第52頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院533.利用集成計(jì)數(shù)器構(gòu)成N進(jìn)制計(jì)數(shù)器級(jí)聯(lián)N1和N2進(jìn)制計(jì)數(shù)器，容量擴(kuò)展為N1N2N1進(jìn)制計(jì)數(shù)器N2進(jìn)制計(jì)數(shù)器CP進(jìn)位CCP（1）集成計(jì)數(shù)器計(jì)數(shù)長(zhǎng)度的擴(kuò)展

74161(1)Q0Q1Q2Q3TLDCOCPPD0D1D2D3CRQ4Q5Q6Q774161(0)Q0Q1Q2Q3TLDCOCPPD0D1D2D3CRQ0Q1Q2Q3CP11111CO016

16

=

256第53頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院54（2）用反饋清零法獲得任意進(jìn)制計(jì)數(shù)器

當(dāng)計(jì)數(shù)到SN

時(shí)，立即產(chǎn)生清零信號(hào)，使返回S0狀態(tài)。（瞬間即逝）思路：步驟：1.寫出狀態(tài)SN

的二進(jìn)制代碼；2.求歸零邏輯表達(dá)式；3.畫連線圖。[例]用74161構(gòu)成十二進(jìn)制計(jì)數(shù)器。狀態(tài)S12的作用：產(chǎn)生歸零信號(hào)74161(0)Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ0Q1Q2Q3CP11CO0&異步清零第54頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院554.數(shù)字鐘

數(shù)字鐘是由石英晶體振蕩器、分頻器、計(jì)數(shù)器、譯碼器、顯示器和校時(shí)電路組成。石英晶體振蕩器產(chǎn)生的信號(hào)經(jīng)過(guò)分頻器作為秒脈沖，秒脈沖送入計(jì)數(shù)器計(jì)數(shù)，計(jì)數(shù)結(jié)果通過(guò)“時(shí)”、“分”、“秒”譯碼器顯示時(shí)間。（1）振蕩器:由CC4069非門IC1-1，IC1-2、f0=32768Hz的石英晶體振蕩器、電阻和電容組成（2）分頻器:由兩個(gè)74LS393IC2、IC3組成第55頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院56（3）計(jì)數(shù)器:由六個(gè)74LS160IC4、IC5、IC6、IC7、IC8、IC9和相應(yīng)的門電路組成。（4）譯碼和顯示電路：由六個(gè)74LS247IC10、IC11、IC12、IC13、IC14、IC15、IC16和六個(gè)數(shù)碼管組成。（5）時(shí)間校準(zhǔn)電路：時(shí)間校準(zhǔn)電路的作用是當(dāng)計(jì)時(shí)器剛接通電源或走時(shí)出現(xiàn)誤差時(shí)，實(shí)現(xiàn)對(duì)“時(shí)”、“分”、“秒”的校準(zhǔn)，由四2輸入與門74LS08、四2輸入或門74LS32、四2輸入或非門74LS02等組成。

第56頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院57數(shù)字鐘電路圖

第57頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院589.3.4十進(jìn)制加減/譯碼/鎖存驅(qū)動(dòng)電路

CD40110及其應(yīng)用CD40110能完成十進(jìn)制的加法、減法、進(jìn)位、借位等計(jì)數(shù)功能，并能直接驅(qū)動(dòng)小型七段LED數(shù)碼管。1.CD40110邏輯功能agTERLECPDVSSVDDbcdeQBOQCOCPU12345678161514131211109fCD40110第58頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院59

CD40110功能表

CPUCPDLETER計(jì)數(shù)器功能顯示↑×000

加1計(jì)數(shù)

隨計(jì)數(shù)器顯示×↑000減1計(jì)數(shù)隨計(jì)數(shù)器顯示↓↓××0保持保持××××1清零0×××10禁止不變↑×100加1計(jì)數(shù)不變×↑100減1計(jì)數(shù)不變第59頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院602.數(shù)顯式脈搏測(cè)試儀第60頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院619.3.54位十進(jìn)制定時(shí)/減法計(jì)數(shù)集成電路

TEC9410及應(yīng)用TEC9410是四位十進(jìn)制減法定時(shí)、計(jì)數(shù)專用集成電路，采用大規(guī)模CMOS工藝制作。它具有集成度高、抗干擾能力強(qiáng)、功能齊全、性能可靠、外圍元件少等優(yōu)點(diǎn)。1.TEC9410工作原理

該集成電路由振蕩及分頻、數(shù)碼預(yù)置、四位BCD碼減法計(jì)數(shù)器、七段譯碼驅(qū)動(dòng)、LED動(dòng)態(tài)掃描等電路組成。第61頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院622.TEC9410的引腳功能

9腳：置數(shù)，計(jì)數(shù)控制端

7、6、5、4腳：

LED顯示掃描信號(hào)和預(yù)置數(shù)選通信號(hào)，高電平有效。27、1、2、3腳：撥盤預(yù)置數(shù)輸入信號(hào)15、16腳：外接晶體振蕩器12腳：4位BCD碼計(jì)數(shù)器第2位控制輸入端12357911121314106482827262422201817161519232521S2S4D4D3D2D11mQcCP1sS3T0.01sGNDVDDS1ZOgecaOSC2OSC1fZOHdbBO第62頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院6317腳：級(jí)聯(lián)借位信號(hào)

25腳：級(jí)聯(lián)控制端10腳：計(jì)數(shù)脈沖輸入端18～24腳：驅(qū)動(dòng)七段LED顯示器的輸入信號(hào)13、11、8腳：0.01s、1s、1min時(shí)基信號(hào)輸出端26腳：輸出端，當(dāng)4位計(jì)數(shù)器減為零時(shí)，ZO=1，同時(shí)停止計(jì)數(shù)

2.TEC9410的引腳功能

(續(xù))12357911121314106482827262422201817161519232521S2S4D4D3D2D11mQcCP1sS3T0.01sGNDVDDS1ZOgecaOSC2OSC1fZOHdbBO第63頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院643.應(yīng)用電路

第64頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院659.3.6多功能程控彩燈CD71061P及其應(yīng)用CD71061P是一種專用的多功能程控彩燈集成電路，采用大規(guī)模CMOS工藝制作，它具有集成度高、抗干擾能力強(qiáng)、功能齊全、擴(kuò)展簡(jiǎn)便、外圍元件少等優(yōu)點(diǎn)。1.CD71061P的引腳功能CD71061P由振蕩器，擴(kuò)展開關(guān)，時(shí)序脈沖發(fā)生器，花樣控制器，譯碼器，花樣控制器和驅(qū)動(dòng)器組成。第65頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院6615、1、2、3腳：為花樣編程控制端12、11、10、9、7、6、5、4腳：信號(hào)輸出端13腳：為振蕩器外接阻容元件端14腳：為擴(kuò)展端VDDAPPRCQ1Q2Q3Q4B2B3B4Q8Q7Q6Q5VSSB112345678910111213141516第66頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院672.CD71061P的應(yīng)用電路花樣編程R100ΩB1B2B3B4RCQ1Q8Q2Q3Q4Q5Q6Q7VSSVDD3VSC147μFC20.1μFRP1MICCD71061P161512313845679101112VD1~VD8第67頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院68

程控花樣變化表序號(hào)B1B2B3B4花樣輸入1VSSVSSVSS0彈性脹縮2VSSVSSVDD0全亮間隔閃亮3VSSVDDVSS0向左倒流水4VSSVDDVDD0向右順流水5VDDVSSVSS0向右依次亮同時(shí)熄6VDDVSSVDD0同時(shí)亮向左依次熄7VDDVDDVDD0彈性脹縮、全亮間隔閃亮、向左倒流水……循環(huán)8VSSVDDB4B3向左倒流水、向右順流水自動(dòng)循環(huán)9VDDVSSB4B3向右依次亮同時(shí)熄、同時(shí)亮向左依次熄10VSSVSSB4B3彈性脹縮、全亮間隔閃亮第68頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院69CD71061P的擴(kuò)展電路

花樣編程B1B2B3B4RCQ1Q8VSSVDD6VSC110μFC20.1μRP1MIC1CD71061P1615123138412IC2IC9R1~R81k×8共8路5411452.32.31VD×n8VD×nVD01N4001IC1~IC8TWH8778×8R9R16第69頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院709.4集成555定時(shí)器及其應(yīng)用

電阻分壓器電壓比較器基本RS觸發(fā)器復(fù)位輸入端(0)輸出緩沖反相器晶體管TvovICvI1vI2vo’C1C2+--+(1)(2)(3)(4)(5)(6)(7)RS&5k

5k

5k

&&1VCC(8)G1.電路結(jié)構(gòu)9.4.1集成555定時(shí)器第70頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院712.集成555定時(shí)器的功能

1+VCC865724TuO3&&1&Q010RDSD第71頁(yè)/共86頁(yè)23七月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院721+VCC865724Tuo3&&1&Q1如果懸空u2u601101RDSD2.集成555定時(shí)器的功能(續(xù))

第