存儲(chǔ)器的擴(kuò)展

存儲(chǔ)器的擴(kuò)展第1頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月由于存儲(chǔ)器的字?jǐn)?shù)與存儲(chǔ)器芯片的字?jǐn)?shù)一致，8K=213，故只需13根地址線(A12A0)對(duì)各芯片內(nèi)的存儲(chǔ)單元尋址，每一芯片只有一條數(shù)據(jù)線，所以需要8片這樣的芯片，將它們的數(shù)據(jù)線分別接到數(shù)據(jù)總線(D7D0)的相應(yīng)位。在此連接方法中，每一條地址線有8個(gè)負(fù)載，每一條數(shù)據(jù)線有一個(gè)負(fù)載。位擴(kuò)展法中，所有芯片都應(yīng)同時(shí)被選中，各芯片CS端可直接接地，也可并聯(lián)在一起，根據(jù)地址范圍的要求，與高位地址線譯碼產(chǎn)生的片選信號(hào)相連。對(duì)于此例，若地址線A0A12上的信號(hào)為全0，即選中了存儲(chǔ)器0號(hào)單元，則該單元的8位信息是由各芯片0號(hào)單元的1位信息共同構(gòu)成的。可以看出，位擴(kuò)展的連接方式是將各芯片的地址線、片選CS、讀/寫(xiě)控制線相應(yīng)并聯(lián)，而數(shù)據(jù)線要分別引出。第2頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月圖6.17用8K1位芯片組成8K8位的存儲(chǔ)器第3頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月

2．字?jǐn)U展

字?jǐn)U展用于存儲(chǔ)芯片的位數(shù)滿足要求而字?jǐn)?shù)不夠的情況，是對(duì)存儲(chǔ)單元數(shù)量的擴(kuò)展。圖6.18給出了用4個(gè)16K8芯片經(jīng)字?jǐn)U展構(gòu)成一個(gè)64K8存儲(chǔ)器系統(tǒng)的連接方法。圖6.18有16?K8位芯片組成64?K8位的存儲(chǔ)器第4頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月圖中4個(gè)芯片的數(shù)據(jù)端與數(shù)據(jù)總線D7D0相連；地址總線低位地址A13A0與各芯片的14位地址線連接，用于進(jìn)行片內(nèi)尋址；為了區(qū)分4個(gè)芯片的地址范圍，還需要兩根高位地址線A14、A15經(jīng)2–4譯碼器譯出4根片選信號(hào)線，分別和4個(gè)芯片的片選端相連。各芯片的地址范圍見(jiàn)表6.6。第5頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月表6.6圖6.16中各芯片地址空間分配表A15A14A13A12A11…A1A0說(shuō)明10000000…00111…11最低地址(0000H)最高地址(3FFFH)20101000…00111…11最低地址(4000H)最高地址(7FFFH)31010000…00111…11最低地址(8000H)最高地址(BFFFH)41111000…00111…11最低地址(C000H)最高地址(FFFFH)地址片號(hào)第6頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月可以看出，字?jǐn)U展的連接方式是將各芯片的地址線、數(shù)據(jù)線、讀/寫(xiě)控制線并聯(lián)，而由片選信號(hào)來(lái)區(qū)分各片地址。也就是將低位地址線直接與各芯片地址線相連，以選擇片內(nèi)的某個(gè)單元；用高位地址線經(jīng)譯碼器產(chǎn)生若干不同片選信號(hào)，連接到各芯片的片選端，以確定各芯片在整個(gè)存儲(chǔ)空間中所屬的地址范圍。第7頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月

3．字位同時(shí)擴(kuò)展在實(shí)際應(yīng)用中，往往會(huì)遇到字?jǐn)?shù)和位數(shù)都需要擴(kuò)展的情況。

若使用lk位存儲(chǔ)器芯片構(gòu)成一個(gè)容量為MN位(M>l，N>k)的存儲(chǔ)器，那么這個(gè)存儲(chǔ)器共需要(M/l)(N/k)個(gè)存儲(chǔ)器芯片。連接時(shí)可將這些芯片分成(M/l)個(gè)組，每組有(N/k)個(gè)芯片，組內(nèi)采用位擴(kuò)展法，組間采用字?jǐn)U展法。圖6.19給出了用2114(1K4)RAM芯片構(gòu)成4K8存儲(chǔ)器的連接方法。第8頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月圖6.19字位同時(shí)擴(kuò)展連接圖第9頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月圖中將8片2114芯片分成了4組(RAM1、RAM2、RAM3和RAM4)，每組2片。組內(nèi)用位擴(kuò)展法構(gòu)成1K8的存儲(chǔ)模塊，4個(gè)這樣的存儲(chǔ)模塊用字?jǐn)U展法連接便構(gòu)成了4K8的存儲(chǔ)器。用A9A010根地址線對(duì)每組芯片進(jìn)行片內(nèi)尋址，同組芯片應(yīng)被同時(shí)選中，故同組芯片的片選端應(yīng)并聯(lián)在一起。本例用2–4譯碼器對(duì)兩根高位地址線A10A11譯碼，產(chǎn)生4根片選信號(hào)線，分別與各組芯片的片選端相連。第10頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月6.4.2存儲(chǔ)器與CPU的連接

CPU對(duì)存儲(chǔ)器進(jìn)行訪問(wèn)時(shí)，首先要在地址總線上發(fā)地址信號(hào)，選擇要訪問(wèn)的存儲(chǔ)單元，還要向存儲(chǔ)器發(fā)出讀/寫(xiě)控制信號(hào)，最后在數(shù)據(jù)總線上進(jìn)行信息交換。因此，存儲(chǔ)器與CPU的連接實(shí)際上就是存儲(chǔ)器與三總線中相關(guān)信號(hào)線的連接。

1．存儲(chǔ)器與控制總線的連接在控制總線中，與存儲(chǔ)器相連的信號(hào)線為數(shù)不多，如8086/8088最小方式下的M/IO(8088為M/IO)、RD和WR，最大方式下的MRDC、MWTC、IORC和IOWC等，連接也非常簡(jiǎn)單，有時(shí)這些控制線(如M/IO)也與地址線一同參與地址譯碼，生成片選信號(hào)。第11頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月

2．存儲(chǔ)器與數(shù)據(jù)總線的連接對(duì)于不同型號(hào)的CPU，數(shù)據(jù)總線的數(shù)目不一定相同，連接時(shí)要特別注意。

8086CPU的數(shù)據(jù)總線有16根，其中高8位數(shù)據(jù)線D15D8接存儲(chǔ)器的高位庫(kù)(奇地址庫(kù))，低8位數(shù)據(jù)線D7D0接存儲(chǔ)器的低位庫(kù)(偶地址庫(kù))，根據(jù)BHE(選擇奇地址庫(kù))和A0(選擇偶地址庫(kù))的不同狀態(tài)組合決定對(duì)存儲(chǔ)器做字操作還是字節(jié)操作。圖6.20給出了由兩片6116(2K8)構(gòu)成的2K字(4K字節(jié))的存儲(chǔ)器與8086CPU的連接情況。

8位機(jī)和8088CPU的數(shù)據(jù)總線有8根，存儲(chǔ)器為單一存儲(chǔ)體組織，沒(méi)有高低位庫(kù)之分，故數(shù)據(jù)線連接較簡(jiǎn)單。第12頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月圖6.206116與8086CPU的連接第13頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月

3．存儲(chǔ)器與地址總線的連接前面已經(jīng)提到，對(duì)于由多個(gè)存儲(chǔ)芯片構(gòu)成的存儲(chǔ)器，其地址線的譯碼被分成片內(nèi)地址譯碼和片間地址譯碼兩部分。片內(nèi)地址譯碼用于對(duì)各芯片內(nèi)某存儲(chǔ)單元的選擇，而片間地址譯碼主要用于產(chǎn)生片選信號(hào)，以決定每一個(gè)存儲(chǔ)芯片在整個(gè)存儲(chǔ)單元中的地址范圍，避免各芯片地址空間的重疊。片內(nèi)地址譯碼在芯片內(nèi)部完成，連接時(shí)只需將相應(yīng)數(shù)目的低位地址總線與芯片的地址線引腳相連。片選信號(hào)通常要由高位地址總線經(jīng)譯碼電路生成。地址譯碼電路可以根據(jù)具體情況選用各種門(mén)電路構(gòu)成，也可使用現(xiàn)成的譯碼器，如74LS138(3–8譯碼器)等。圖6.21給出了74LS138的引腳圖，表6.7為74LS138譯碼器的真值表。第14頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月圖6.2174LS138引腳第15頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月表6.774LS138譯碼器真值表第16頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月片間地址譯碼一般有線選法、部分譯碼和全譯碼等方法。線選法是直接將某高位地址線接某存儲(chǔ)芯片片選端，該地址線信號(hào)為1時(shí)選中所連芯片，然后再由低位地址對(duì)該芯片進(jìn)行片內(nèi)尋址。線選法不需外加邏輯電路，線路簡(jiǎn)單，但不能充分利用系統(tǒng)的存儲(chǔ)空間，可用于小型微機(jī)系統(tǒng)或芯片較少時(shí)。全譯碼是除了地址總線中參與片內(nèi)尋址的低位地址線外，其余所有高位地址線全部參與片間地址譯碼。全譯碼法不會(huì)產(chǎn)生地址碼重疊的存儲(chǔ)區(qū)域，對(duì)譯碼電路要求較高。部分譯碼是線選法和全譯碼相結(jié)合的方法，即利用高位地址線譯碼產(chǎn)生片選信號(hào)時(shí)，有的地址線未參加譯碼。這些空閑地址線在需要時(shí)還可以對(duì)其他芯片進(jìn)行線選。部分譯碼會(huì)產(chǎn)生地址碼重疊的存儲(chǔ)區(qū)域。第17頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月6.5幾種新型存儲(chǔ)器簡(jiǎn)介

1．閃速存儲(chǔ)器(FlashMemory)Flash存儲(chǔ)器是1983年由Intel公司首先推出的，其商品化于1988年。就其本質(zhì)而言，F(xiàn)lash存儲(chǔ)器屬于E2PROM類型，在不加電的情況下能長(zhǎng)期保持存儲(chǔ)的信息。F1ash存儲(chǔ)器之所以被稱為閃速存儲(chǔ)器，是因?yàn)橛秒姴脸夷芡ㄟ^(guò)公共源極或公共襯底加高壓實(shí)現(xiàn)擦除整個(gè)存儲(chǔ)矩陣或部分存儲(chǔ)矩陣，速度很快，與E2PROM擦除一個(gè)地址(一個(gè)字節(jié)或16位字)的時(shí)間相同。第18頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月

Flash存儲(chǔ)器既有MROM和RAM兩者的性能，又有MROM、DRAM一樣的高密度、低成本和小體積。它是目前惟一具有大容量、非易失性、低價(jià)格、可在線改寫(xiě)和較高速度幾個(gè)特性共存的存儲(chǔ)器。同DRAM比較，F(xiàn)1ash存儲(chǔ)器有兩個(gè)缺點(diǎn)：可擦寫(xiě)次數(shù)有限和速度較慢。所以從目前看，它還無(wú)望取代DRAM，但它是一種理想的文件存儲(chǔ)介質(zhì)，特別適用于在線編程的大容量、高密度存儲(chǔ)領(lǐng)域。由于Flash存儲(chǔ)器的獨(dú)特優(yōu)點(diǎn)，在一些較新的主板上采用FlashROMBIOS，會(huì)使得BIOS升級(jí)非常方便，在Pentium微機(jī)中已把BIOS系統(tǒng)駐留在Flash存儲(chǔ)器中。Flash存儲(chǔ)器亦可用做固態(tài)大容量存儲(chǔ)器。由于FlashMemory集成度不斷提高，價(jià)格降低，使其在便攜機(jī)上取代小容量硬盤(pán)已成為可能。第19頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月

2.同步動(dòng)態(tài)存儲(chǔ)器SDRAM(SynchronousDRAM)

SDRAM是同步動(dòng)態(tài)存儲(chǔ)器，又稱為同步DRAM。SDRAM基于雙存儲(chǔ)體結(jié)構(gòu)，內(nèi)含兩個(gè)交錯(cuò)的存儲(chǔ)陣列，當(dāng)CPU從一個(gè)存儲(chǔ)體或陣列訪問(wèn)數(shù)據(jù)的同時(shí)，另一個(gè)已準(zhǔn)備好讀寫(xiě)數(shù)據(jù)。通過(guò)兩個(gè)存儲(chǔ)陣列的緊密切換，讀取效率得到成倍提高。理論上速度可與CPU頻率同步，與CPU共享一個(gè)時(shí)鐘周期。SDRAM不僅可用做主存，在顯示卡專用內(nèi)存方面也有廣泛應(yīng)用。對(duì)顯示卡來(lái)說(shuō)，數(shù)據(jù)帶寬越寬，同時(shí)處理的數(shù)據(jù)就越多，顯示的信息就越多，顯示質(zhì)量也就越高。SDRAM也將應(yīng)用于一種集成主存和顯示內(nèi)存的結(jié)構(gòu)——共享內(nèi)存結(jié)構(gòu)(UMA)當(dāng)中。許多高性能顯示卡價(jià)格昂貴，就是因?yàn)槠鋵Ｓ蔑@示內(nèi)存成本極高，UMA技術(shù)利用主存作顯示內(nèi)存，不再需要增加專門(mén)的顯示內(nèi)存，因此這種結(jié)構(gòu)在很大程度上降低了系統(tǒng)成本。第20頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月

3．雙數(shù)據(jù)傳輸率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDRDRAM(DoubleDataRateDRAM)

在同步動(dòng)態(tài)讀寫(xiě)存儲(chǔ)器SDRAM的基礎(chǔ)上，采用延時(shí)鎖定環(huán)(Delay-1ockedLoop)技術(shù)提供數(shù)據(jù)選通信號(hào)對(duì)數(shù)據(jù)進(jìn)行精確定位，在時(shí)鐘脈沖的上升沿和下降沿都可傳輸數(shù)據(jù)(而不是第一代SDRAM僅在時(shí)鐘脈沖的下降沿傳輸數(shù)據(jù)，“DDR”即“雙數(shù)據(jù)率”的意思)，這樣就在不提高時(shí)鐘頻率的情況下，使數(shù)據(jù)傳輸率提高一倍。由于DDRDRAM需要新的高速時(shí)鐘同步電路和符合JEDEC標(biāo)準(zhǔn)的存儲(chǔ)器模塊，所以主板和芯片組的成本較高，一般只能用于高檔服務(wù)器和工作站上。GeForce256顯卡大量采用了DDR存儲(chǔ)器做顯存，顯示效果成倍提升。第21頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月

4．接口動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRDRAM(DirectRambusDRAM)

從1996年開(kāi)始，Rambus公司就在Intel公司的支持下制定出新一代RDRAM標(biāo)準(zhǔn)，這就是DRDRAM。它與傳統(tǒng)DRAM的區(qū)別在于引腳定義會(huì)隨命令而變，同一組引腳線可以被定義成地址線，也可以被定義成控制線。其引腳數(shù)僅為正常DRAM的1/3。當(dāng)需要擴(kuò)展芯片容量時(shí)，只需要改變命令，不需要增加芯片引腳。這種芯片可以支持400MHz外頻，再利用上升沿和下降沿兩次傳輸數(shù)據(jù)，可以使數(shù)據(jù)傳輸率達(dá)到800MHz。同時(shí)通過(guò)把單個(gè)內(nèi)存芯片的數(shù)據(jù)輸出通道從8位擴(kuò)展成16位，這樣在100MHz時(shí)就可以使最大數(shù)據(jù)輸出率達(dá)到1.6GB/s。第22頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月

5．帶高速緩存動(dòng)態(tài)隨機(jī)存儲(chǔ)器CDRAM(CachedDRAM)CDRAM是日本三菱電氣公司開(kāi)發(fā)的專有技術(shù)，通過(guò)在DRAM芯片上集成一定數(shù)量的高速SRAM作為高速緩沖存儲(chǔ)器Cache和同步控制接口，來(lái)提高存儲(chǔ)器的性能。這種芯片使用單一的+3V電源，低壓TTL輸入輸出電平。目前三菱公司可以提供的CDRAM為4MB和16MB版本，其片內(nèi)Cache為16KB，與128位內(nèi)部總線配合工作，可以實(shí)現(xiàn)100MHz的數(shù)據(jù)訪問(wèn)。流水線式存取時(shí)間為7ns。第23頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月

6．虛擬通道存儲(chǔ)器VCM(VirtualChannelMemory)

VCM由NEC公司開(kāi)發(fā)，是一種新興的“緩沖式DRAM”，該技術(shù)將在大容量SDRAM中采用。它集成了所謂的“通道緩沖”，由高速寄存器進(jìn)行配置和控制。在實(shí)現(xiàn)高速數(shù)據(jù)傳輸(即“帶寬”增大)的同時(shí)，VCM還維持著與傳統(tǒng)SDRAM的高度兼容性，所以通常也把VCM內(nèi)存稱為VCMSDRAM。在設(shè)計(jì)上，系統(tǒng)(主要是主板)不需要做大的改動(dòng)，便能提供對(duì)VCM的支持。VCM可從內(nèi)存前端進(jìn)程的外部對(duì)所集成的這種“通道緩沖”執(zhí)行讀寫(xiě)操作。對(duì)于內(nèi)存單元與通道緩沖之間的數(shù)據(jù)傳輸，以及內(nèi)存單元的預(yù)充電和刷新等內(nèi)部操作，VCM要求它獨(dú)立于前端進(jìn)程進(jìn)行，即后臺(tái)處理與前臺(tái)處理可同時(shí)進(jìn)行。